首页> 中文期刊>华东理工大学学报(自然科学版) >基于重写归纳技术的串行加法器的描述和验证

基于重写归纳技术的串行加法器的描述和验证

     

摘要

在用重写系统描述逻辑位、门电路、位串和自然数的基础上,对半加器、全加器和串行加法器等基本硬件电路的逻辑功能进行了刻画,并用基于重写归纳的推理技术证明了所有描述的正确性,为用重写技术正确描述和验证复杂硬件电路奠定了基础.最后给出与其他类似工作的分析和比较.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号