SPLICE加速及并行SPICE模型构想及其在Transputer实现

摘要

在VLSI设计领域,CAE(Computer Aided Engincering)已成为一个基本的设计工具。在设计过程的诸个环节中,电路分析(又称电路模拟)是相当耗时的工作之一。有人做过估计:CAE工作站运算量的 2/3花在模拟上,对于某些大规模设计工作而言,主机仍会遇到运算瓶颈,因此加速研究显得十分必要。本文介绍利用Transputer对混合模拟软件SPLICE所做的加速工作,加速效果十分显著;此外,Transputer的特长还在于它的并行性,为此,本文也提出一种利用Transputer实现并行SPICE模型构想。