一种用于QAM解调均衡器中乘加器的硬件设计

摘要

本文介绍了一种用于 QAM( Quadrature Amplitude Modulation)解调均衡器中乘加 (乘减 )器( MAC)的设计,该设计完成了 11bit10bit11bit10bit的运算.在乘加器的设计中,采用了改进的 booth算法来减少部分积的数目,用压缩的 Wallace tree结构将产生的部分积相加,进一步减少了硬件开销,降低了功耗.通过 modelsim仿真该电路可以完成所需的功能.