基于FPGA的感应同步器的数据采集和处理的研究

摘要

为了提高感应同步器信号处理系统的可靠性和节省FPGA资源,采用单芯片SOC系统设计,把正/余弦信号电源、A/D控制电路、数据处理集成在一块FPGA内,并通过点对称和轴对称技术优化正/余弦信号电路.研究了一种新型的采样电路和信号处理方法,在激磁信号0°相位时开始采集感应信号,利用FFT计算出感应信号的初相位,即可检测感应同步器的位置.实验证明,设计的电路和信号处理方法正确,只需0～90°的正弦表,分别生成了0～360°的正弦信号和余弦信号,节省了FPGA的资源,只需采集一路感应信号即可实现同步采集激励信号和感应信号的效果.