首页> 中文期刊>电子产品世界 >高级逻辑设计技术降低掩膜成本和周转时间

高级逻辑设计技术降低掩膜成本和周转时间

     

摘要

当前,就系统芯片(SoC)而占,我们常常希望它不但具有更全面的功能和更高的性能指标,而且还期望功率消耗和制造成本能够进一步降低。日前,低价应用芯片的生产成本仍主要取决于生产批量。然而由于要求迅速降低系统成本,就要在更广应用范围内降低硅芯片的制造成本。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号