系统芯片

摘要： 意法半导体L99DZ200G车门区系统芯片提高车身控制模块的功能集成度,可实现单片控制前车窗、后视镜和照明灯以及后窗升降功能。丰富的功能提供了同样丰富的产品优势,包括更低的系统静态电流、更高的可靠性、更快的安装过程、更少的物料清单和更短的研发周期。L99DZ200G包含两个H桥栅极驱动器、一个用于驱动外部MOSFET功率管控制后视镜加热的栅极驱动器、一个用于控制自动防炫目后视镜调光的控制单元及高边驱动器,以及五个LED高边驱动器,其中三个可以在恒流模式下工作,为输入电容较高的照明模块供电,另外两个高边驱动器用于控制普通LED照明灯。

摘要： 新一代SOC能在单芯片上集成完整的电子系统,NOC是全新的片上网络结构集成电路,其分布式的设计特点在农业物联网领域取得了很好的应用,本文使用CC2530芯片作为Zigbee通信模块建立无线传感器网络,有效的提高了分时通信效率,降低了分布式网络节点全局同步时的能量消耗.

摘要： 意法半导体(STMicroelectronics,简称ST)宣布赢得了首个LoRa系统芯片(SoC)STM32WLE5*的设计订单。这一订单是割胶自动化专业公司CIHEVEA开发的智能割胶系统,采用低功耗网络技术以期彻底改变割胶行业的现状。CIHEVEA在其海南橡胶园内的20多万棵橡胶树上安装了这个创新的割胶解决方案,提高了割胶生产率和橡胶产量。

摘要： 通过对芯片测试的两种系统进行对比,讨论系统升级过程遇到的难点,以及系统升级给芯片测试带来哪些方面的收益.

摘要： 意法半导体(STMicroelectronics和移动支付创新公司YouTransactor合作开发出一个新型单片支付控制器,让卡式支付终端设备变得更加经济便宜,更加普及。

摘要： 加拿大Flodraulic公司是一家移动系统集成商,拥有创建全机器控制和监控系统的专业知识;致力于成为设计和制造面向移动、石油和天然气,以及工业市场的定制解决方案的领先企业。该公司的系统涵盖电子、液压、气动、远程控制、诊断、远程监控和资产跟踪解决方案的交付。加拿大LeddarTech公司是一家提供用途最为广泛的可扩展汽车及移动性LiDAR平台的行业领先企业。该平台所依托的独特LeddarEngineTM系统包括一套经功能安全认证的汽车级系统芯片,并结合了LeddarSPTM信号处理软件。

摘要： 我国现在正处于微电子产业迅猛发展的快车道,本文将集中讨论我国集成电路产业和微电子科学技术的发展目标,以及现在发展过程中遇到的问题,并对进一步发展的障碍提出了相应的解决方案,以咨借鉴.

摘要： Synopsys宣布,已与Arm达成一致,将继续深入合作,并签署了一份多年订阅协议。该订阅协议让Synopsys得以访问更为广泛的Arm知识产权,从而可对基于Arm的系统芯片的Synopsys工具和方法进行优化。

摘要： 在第二十届高交会上,5G通信、人工智能和高端制造等热点行业的新技术新产品,成为展示与交易的重点内容。作为全自主知识产权的创新企业和全球首家提出＂通信计算一体化＂理念的新岸线公司在高交会上展示了全球首个满足5G高可靠、低时延、大容量需求的通信系统——超高速宽带无线移动通信系统（EUHT：Enhanced Ultra High Throughput）,以及包括高铁、地铁、农村、工业、智能交通和视频监控在内的全套行业解决方案。

摘要： With the continuous increase in the complexity of the System‐on‐Chip ( SoC ) , the growing demand for bandwidth and the unpredictable wire delay have made buses the bottleneck of SoC properties;researches on efficient bus arbiters , which play a decisive role in the properties of SoC , are of great significance . In view of the decisions made by arbiters are determined by arbitration algorithms which have little reliance on hardware structures , a software simulation platform is provided in this paper to verify the properties of arbiters , on which a novel arbiter based on the structure and trans‐level judgment of the two‐level arbiter is proposed . Simulation results show that the novel arbiter would reduce the standard deviation between the actual granted ratio and the required bandwidth ratio by 54.4% and 50.8% respectively in comparison with two traditional arbiters , indicating the approximation between granted ratio and the required bandw idth ratio .%随着系统芯片复杂度的持续提升，不断增加的带宽需求和不可预测的线延迟使总线逐步成为提高系统芯片性能的瓶颈．总线仲裁器对系统芯片的性能起决定作用，所以对高效仲裁器的研究具有重要意义．鉴于仲裁器赋权的决策由不依赖硬件结构的仲裁算法确定，所以创建了一种验证仲裁器性能的软件仿真平台，并利用该仿真平台设计了一种基于双层仲裁器结构和层间判断的新型仲裁器．仿真结果表明，新型仲裁器实际赋权的比例与目的带宽比之间的均方差比两款传统仲裁器的分别降低了54.4％和50.8％，实现了赋权比例与目的带宽比的逼近．

摘要： 系统芯片的测试与验证正日益成为制约其应用的核心关键技术和研究热点.本文系统阐述了系统芯片自动测试系统的设计思想与软硬件架构,并重点阐述了其软件的设计与实现.通过引入数据库的通用管理思想,不仅克服了传统测试软件的专用性和局限性,而且使软件标准化、模块化和通用化程度进一步提高.实际测试结果表明,该系统极大地提高了测试程序的开发效率与系统芯片的测试效率.

摘要： 由于应用的特殊性，航天产品应用只有“成功”和“失败”两个结果，故可靠性是航天产品的重要属性，已成为独立的学科，成为研究热点。片上系统(SOC)技术是把CPU,DSP，存储器核、A/D, D/A等功能模块集成在一块芯片上。随着集成电路工艺尺寸不断减小,系统芯片(SoC)集成度日益增加,对宇航用SoC的可靠性设计提出了更高的要求.本文主要从不同层面和角度综合了目前的可靠性设计方法,最后结合作者的实际工作,提出了可靠性设计和验证需进一步完善的工作.rn 随着芯片频率加快，单位面积上的功耗急剧增加使得SoC可靠性的稳定性下降。SoC低功耗设计应该从顶层到底层各个阶段进行优化，主要包括工艺级、逻辑(门)级、电路级、寄存器传输级(RTL)、体系结构级、算法级和系统级低功耗技术。本文介绍以下低功耗设计方法。包括工艺和逻辑门级，寄存器传输级设计。rn 本文全面介绍了宇航用SoC器件的可靠性设计方法，在实际工作基础上提出了一些建议。与国外相比，国产宇航用SoC的空间应用在可靠性方面还存在一定的差距，需要加强可靠性设计、分析和试验验证工作，并争取型号搭载机会进行空间验证，才能实现国产宇航用SoC器件的自主可控，从而进一步推进SoC的空间应用和航天器技术水平的提升。

摘要： 抗恶劣环境计算机经过多年的发展,在中国各个领域做出了突出的贡献.但随时集成电路后摩尔时代的到来,传统抗恶劣环境计算机的发展面临着和以往不同的发展趋势和挑战.由于后摩尔时代SoC、SiP等系统芯片的大量应用,给抗恶劣环境计算机系统设计带来了小型化、智能化发展的机遇,也带来了诸如热设计、电源设计、可靠性设计等方面的挑战.如何抓住机遇、应对挑战,实现抗恶劣环境计算机在后摩尔时代的快速发展是需要思考和解决的问题.

摘要： 由于SOC芯片设计定型的特点,传统的测试方法已经不能满足SOC芯片测试的需求,不能像测试中小规模器件那样作为一个整体对SOC芯片进行测试.本文总结了几种可测性设计和测试方法,供芯片设计单位和可靠性专业单位参考.此外,为保证航天用SOC芯片的高可靠性,本文还提供了几种验证方法.rn 为了确保IP核的正确性和SOC的量产率，在IP核和SOC的设计与制造过程中必须多次测试芯片和电路。测试包括功能测试和结构测试，功能测试更多地用于设计验证，基于可测试性设计的测试属于结构测试。可测性设计是适应集成电路的发展所出现的一种技术，主要任务是对电路的结构进行调整，增加部分的电路，提高电路的可测性，即可控制性和可观察性。按测试结构分，目前比较成熟的可测试技术主要有内部扫描设计、内建自测试(BIST)、边界扫描设计等，不同类型的IP核会采用不同的可测试性设计和测试方法。

摘要： 由于SOC芯片设计定型的特点,传统的测试方法已经不能满足SOC芯片测试的需求,不能像测试中小规模器件那样作为一个整体对SOC芯片进行测试.本文总结了几种可测性设计和测试方法,供芯片设计单位和可靠性专业单位参考.此外,为保证航天用SOC芯片的高可靠性,本文还提供了几种验证方法.rn 为了确保IP核的正确性和SOC的量产率，在IP核和SOC的设计与制造过程中必须多次测试芯片和电路。测试包括功能测试和结构测试，功能测试更多地用于设计验证，基于可测试性设计的测试属于结构测试。可测性设计是适应集成电路的发展所出现的一种技术，主要任务是对电路的结构进行调整，增加部分的电路，提高电路的可测性，即可控制性和可观察性。按测试结构分，目前比较成熟的可测试技术主要有内部扫描设计、内建自测试(BIST)、边界扫描设计等，不同类型的IP核会采用不同的可测试性设计和测试方法。

摘要： 由于SOC芯片设计定型的特点,传统的测试方法已经不能满足SOC芯片测试的需求,不能像测试中小规模器件那样作为一个整体对SOC芯片进行测试.本文总结了几种可测性设计和测试方法,供芯片设计单位和可靠性专业单位参考.此外,为保证航天用SOC芯片的高可靠性,本文还提供了几种验证方法.rn 为了确保IP核的正确性和SOC的量产率，在IP核和SOC的设计与制造过程中必须多次测试芯片和电路。测试包括功能测试和结构测试，功能测试更多地用于设计验证，基于可测试性设计的测试属于结构测试。可测性设计是适应集成电路的发展所出现的一种技术，主要任务是对电路的结构进行调整，增加部分的电路，提高电路的可测性，即可控制性和可观察性。按测试结构分，目前比较成熟的可测试技术主要有内部扫描设计、内建自测试(BIST)、边界扫描设计等，不同类型的IP核会采用不同的可测试性设计和测试方法。

摘要： 由于SOC芯片设计定型的特点,传统的测试方法已经不能满足SOC芯片测试的需求,不能像测试中小规模器件那样作为一个整体对SOC芯片进行测试.本文总结了几种可测性设计和测试方法,供芯片设计单位和可靠性专业单位参考.此外,为保证航天用SOC芯片的高可靠性,本文还提供了几种验证方法.rn 为了确保IP核的正确性和SOC的量产率，在IP核和SOC的设计与制造过程中必须多次测试芯片和电路。测试包括功能测试和结构测试，功能测试更多地用于设计验证，基于可测试性设计的测试属于结构测试。可测性设计是适应集成电路的发展所出现的一种技术，主要任务是对电路的结构进行调整，增加部分的电路，提高电路的可测性，即可控制性和可观察性。按测试结构分，目前比较成熟的可测试技术主要有内部扫描设计、内建自测试(BIST)、边界扫描设计等，不同类型的IP核会采用不同的可测试性设计和测试方法。

摘要： 文介绍了一种为新国网单相智能电表量身定做的半SOC MCU,可以满足新国网智能表的规范要求,且提供最佳性价比.新国网标准颁布后，各电表厂家均如火如茶的开展新标准智能表的研发工作，新标准针对09版运行中出现的一些问题增加了不少的要求，对可靠性和安全性提出了更高的要求，原有市面上的主流芯片面临着资源不够用，资源配置不合理，量产可靠性差，工艺要求高等问题，性价比不高，针对此，中颖推出按照新国网量身定做的一款MCUSH79F7010.

摘要： 文介绍了一种为新国网单相智能电表量身定做的半SOC MCU,可以满足新国网智能表的规范要求,且提供最佳性价比.新国网标准颁布后，各电表厂家均如火如茶的开展新标准智能表的研发工作，新标准针对09版运行中出现的一些问题增加了不少的要求，对可靠性和安全性提出了更高的要求，原有市面上的主流芯片面临着资源不够用，资源配置不合理，量产可靠性差，工艺要求高等问题，性价比不高，针对此，中颖推出按照新国网量身定做的一款MCUSH79F7010.

摘要： 文介绍了一种为新国网单相智能电表量身定做的半SOC MCU,可以满足新国网智能表的规范要求,且提供最佳性价比.新国网标准颁布后，各电表厂家均如火如茶的开展新标准智能表的研发工作，新标准针对09版运行中出现的一些问题增加了不少的要求，对可靠性和安全性提出了更高的要求，原有市面上的主流芯片面临着资源不够用，资源配置不合理，量产可靠性差，工艺要求高等问题，性价比不高，针对此，中颖推出按照新国网量身定做的一款MCUSH79F7010.

摘要： 公开了一种多芯片雷达系统，包括多个可配置IC以及位于其间的数字接口，每个可配置IC可配置地操作为主IC和从属IC。每个可配置IC可以类似或相同，并具有分配的测量范围。每个可配置IC包括：下变频器；ADC；数字信号处理器；发射雷达信号的发射器。一个IC配置为主IC并发射雷达信号，每个其他IC配置为从属IC。每个可配置IC适于使用公共本地振荡器信号、公共时钟信号和公共定时信号以至少确定公共采样窗口的起始点。还公开了操作该多芯片雷达系统的方法，以及适于该系统的可配置IC或雷达IC。

摘要： 一种芯片卡载体、具芯片卡载体的行动装置系统及芯片卡存取系统，其中芯片卡存取系统包括具芯片卡载体的行动装置系统及读取装置；具芯片卡载体的行动装置系统包括行动装置及芯片卡载体；行动装置内部储存有一应用程序；芯片卡载体包括多个插槽、读取接口、通信接口及控制电路；多个插槽用以被插入至少一芯片卡；读取接口用以对外传送所述芯片卡中的芯片数据；通信接口连接至行动装置；控制电路电性连接所述插槽、读取接口与通信接口，以接收行动装置依据应用程序所产生的选择信号，进而切换所述插槽的其中之一与读取接口电性连接；读取装置用以接收并读取所述芯片卡中的芯片数据。本发明提升了芯片卡使用的便利性与安全性。

摘要： 芯片型电子部件配置装置(1)具备：对准构件(10)，其具有供芯片型电子部件(C)嵌入并通过的对准孔(11)，与印刷基板(B)平行配置；以及杆(41)，其按压芯片型电子部件(C)，使芯片型电子部件(C)通过对准孔(11)并载置于印刷基板(B)。对准孔(11)具有：内侧面(12)，其供芯片型电子部件(C)嵌入；以及孔斜面，其朝向内侧面(12)引导芯片型电子部件(C)。

摘要： 本发明提出了一种系统级芯片模块验证装置及系统级芯片系统验证方法，其中，装置包括：多协议通用接口，配置用于连接待测的具有不同数据总线的系统级芯片模块；以及模块验证芯片，配置用于生成激励信号并通过所述多协议通用接口发送至待测的系统级芯片模块，并通过所述多协议通用接口接收来自所述待测的系统级芯片模块的响应信号以及监控所述激励信号与所述响应信号。通过本发明的系统级芯片模块验证装置能够实现在模块级验证时，同时对模块的功能覆盖以及接口通信功能进行验证，并使得验证环境能够方便的复用到系统级的系统级芯片验证中，从而提升系统级的系统级芯片验证效率。

摘要： 本发明公开了一种多芯片雷达系统，包括多个可配置IC以及位于其间的数字接口，每个可配置IC可配置地操作为主IC和从属IC。每个可配置IC可以类似或相同，并具有分配的测量范围。每个可配置IC包括：下变频器；ADC；数字信号处理器；发射雷达信号的发射器。一个IC配置为主IC并发射雷达信号，每个其他IC配置为从属IC。每个可配置IC适于使用公共本地振荡器信号、公共时钟信号和公共定时信号以至少确定公共采样窗口的起始点。还公开了操作该多芯片雷达系统的方法，以及适于该系统的可配置IC或雷达IC。

摘要： 本发明公开了一种芯片调试方法、芯片及芯片调试系统，其中，芯片包括顺次连接在一条链路上的多个处理核，其中，调试方法包括：将所述链路上的目标处理核激活，以形成调试处理核链；将调试数据通过所述调试处理核链传输至所述目标处理核；控制各个所述目标处理核同时运行各自的调试数据。本发明实施方式提供的芯片调试方法通过目标处理核激活，形成调试处理核链，可以对调试处理核链上的各个处理核同时调试，方法简单易用，而且可以根据需求灵活的形成调试处理核链，满足人工智能芯片的调试需求。

摘要： 一种芯片卡载体、具芯片卡载体的行动装置系统及芯片卡存取系统，其中芯片卡存取系统包括具芯片卡载体的行动装置系统及读取装置；具芯片卡载体的行动装置系统包括行动装置及芯片卡载体；行动装置内部储存有一应用程序；芯片卡载体包括多个插槽、读取接口、通信接口及控制电路；多个插槽用以被插入至少一芯片卡；读取接口用以对外传送所述芯片卡中的芯片数据；通信接口连接至行动装置；控制电路电性连接所述插槽、读取接口与通信接口，以接收行动装置依据应用程序所产生的选择信号，进而切换所述插槽的其中之一与读取接口电性连接；读取装置用以接收并读取所述芯片卡中的芯片数据。本实用新型提升了芯片卡使用的便利性与安全性。

摘要： 本发明公开了一种多级芯片串联系统芯片定位方法及多级芯片串联系统，其中，多级芯片串联系统芯片定位方法包括如下步骤：S1、判断是多级芯片串联系统中哪些是位于两端的芯片；S2、从两端部芯片开始依次发送初始数据包，发送过程中，中间芯片接收到的初始数据包中计算数据+1发送给下一芯片，以确定多级芯片串联系统中芯片数量；S3、从第一个中间芯片开始依次发送计算序列号数据包，设第一个中间芯片的计算序列号数据包中计算序列号等于自己序列号，发送过程中，中间芯片接收到的序列号数据包中序列号+1发送给下一芯片；S4、通过初试数据包、计算序列号数据包和自己序列号，计算多级芯片串联系统中所有中间芯片的编号ID。该多级芯片串联系统芯片定位方法及多级芯片串联系统，解决现有技术中串联后的芯片不能实现自动排序的问题。

摘要： 本发明公开了一种片上系统芯片、片上系统芯片的跟踪调试系统及方法。所述片上系统芯片包括中央处理器、片内总线、功能模块，以及跟踪调试数据接口模块，所述跟踪调试数据接口模块用于根据输出的时钟信号及有效指示信号，输出有效的跟踪调试数据。本发明所述的片上系统芯片的跟踪调试方法，步骤包括：片上系统芯片输出跟踪调试数据；传送上述跟踪调试数据至跟踪调试数据分析模块；跟踪调试数据分析模块分析接收到的跟踪调试数据。本发明通过改变片上系统芯片的结构，提高了片上系统芯片跟踪调试的速度。

摘要： 本实用新型公开了一种总线接口装置，所述总线接口装置包括：总线控制器；至少两个总线接口，每一所述总线接口分别与总线控制器电性连接，任意两个所述总线接口互相连接。本实用新型还公开了应用上述总线接口装置的一种片上系统芯片、一种系统级封装芯片、一种板级嵌入式系统以及一种终端设备。通过在一个总线接口装置上设置至少两个总线接口，多个总线接口装置就可以通过总线接口实现互联，整个总线拓扑不需要太多的连接线，只需要把首个总线接口装置直接连接到总线，把其余的总线接口装置逐个串联即可，因此可以简化布线、节省空间。