基于FPGA的32位数学运算库IP核设计实现

摘要

为了在嵌入式CPU中实现数学运算,设计了一个32位数学运算库IP核,以提高运算能力,基于该思想详述了系统架构及各功能模块的实现。并进行了仿真和测试,通过实验在基于OR1200的SOC平台上做了FPGA验证,结果表明经过本模块加速后数学运算的处理速度可行有效,达到了设计目标。