频率源中低相噪VCO的研究与设计

摘要

在频率源芯片窄带应用时,输出信号有较好的积分均方根抖动性能(RMS jitter),需要压控振荡器(VCO)有较出色的相噪特性。通过分析VCO的结构特点,确定电感是影响片上VCO相位噪声的关键性因素,通过HFSS软件建模的方式,将高品质因素(Q)值的键合线电感引入到片上VCO设计中。采用0.18μm SiGe BiCMOS工艺,设计了整块频率源芯片,并着重优化了VCO输出信号的相位噪声。经过实测,在开环状态下,VCO输出信号为2.2GHz,在1 MHz频偏处的相位噪声为-136dBc/Hz;在环路带宽80kHz,芯片输出信号相噪2.2GHz时,整颗芯片输出信号的带内本底噪声为-220dBc/Hz,杂散为-70dBc,积分均方根抖动为207.666fs。