退出
我的积分:
中文文献批量获取
外文文献批量获取
琚魁; 谢憬; 毛志刚;
上海交通大学微电子学院;
DSP处理器; VLIW; SIMD; 指令预取;
机译:基于循环的指令预取可减少最坏情况下的执行时间
机译:有效指令预取的体系结构和编译器支持:一种合作方法
机译:并行循环调度策略对共享内存多处理器中的预取的影响
机译:利用缓存历史记录信息的有效指令缓存预取策略
机译:动态超标量和VLIW处理器的分支优化和指令级并行性开发。
机译:连接寄存器文件的集群式VLIW架构的优化指令调度和寄存器分配
机译:线程预取:一种自适应指令预取机制
机译:自动指令预取的编译器和硬件支持:一种协作方法
机译:通过测量在每个可选硬件预取深度处循环的指令序列的执行时间以及通过禁用每个软件预取指令来循环的指令序列的执行时间来进行预取优化的方法
机译:预取优化器测量指令序列的执行时间,循环执行每个可选的硬件预取深度,并通过禁用感兴趣的指令序列的每个软件预取指令进行循环
机译:编译包含预取指令的循环的方法,该指令在循环调度和展开之前用一个虚拟预取替换一个或多个实际预取
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。