基于Wishbone总线接口的以太网IP核设计

摘要

本文研究了以太网IP核的FPGA硬件实现,分析了各个模块的功能。通过编写了硬件结构的Verilog HDL模型,进行了仿真和逻辑综合,并成功用ALTERA的FGPA对以太网IP核进行了验证。仿真和实验结果证明,所设计的硬件达到了设计要求,使小设备接入网络更加方便快捷。