基于CPLD的三维加速度存储测试方法研究

摘要

提出一种基于CPLD的三维加速度存储测试方法。硬件测试模块以EPM240T100C3为核心,详细介绍了其系统组成、电路设计原理,并根据测试对象的特殊性,从性能与体积上对整个测试系统进行了优化;软件设计模块控制程序使用VHDL语言编写,描述了其设计思想,并通过软件仿真进行了验证,给出了时序仿真图;数据通信模块,利用CPLD内部丰富的逻辑单元实现UART功能,通过RS232串口与上位机通信。结果证明所设计的存储测试系统能够满足高速采样与存储的要求,可以用于实际的弹载三维加速度测试。