一种新颖的并行Turbo译码器存储方案

摘要

研究了一种在并行Turbo译码器中同时进行存储器访问的新颖的存储方案.该方案采用了图论中的节点着色法,与其他也在存储器中采用的非规则方法相比,所需的存储块（RAM）要多2-5块,但当码长变化时,这种配置方法更简单,可以在片上实时实现.实验表明,对于中高速的译码器（40-100 Mb/s）,其硬件开销对3GPP标准中的交织器依然是可以承受的.