用于时钟芯片的Pierce晶体振荡器设计

摘要

分析了Pierce晶体振荡器的起振条件以及传统结构的局限性。基于CSMC0．5μmCMOS工艺设计实现了一种应用于时钟芯片的32．768kHz的Pierce晶体振荡器电路。采用自动增益控制（AGC）结构，提高了频率稳定性，降低了功耗；使用单位增益放大器稳定静态工作点，有效地减小了版图的面积。通过Spectre对电路进行仿真，结果显示，电源电压在1．5-5，5v电路输出频率都有较好的精度，最大的频率误差为0，085％，阿伦方差为2×10^-8／s，在3V电源电压下，静态平均电流仅300nA，版图面积为300μm×150μm，满足时钟芯片低功耗、高稳定性、较宽的电源适用范围和节约版图面积的要求。