FPGA进位链实现TDC的若干关键技术问题

摘要

FPGA实现高精度时间数字转换器（TDC）的关键点是底层硬件资源中具有数量大、延时小且稳定的延迟单元。FPGA中的加法进位链因其特殊的结构满足实现TDC的基本要求,但也存在一些关键技术问题需要解决,主要包括连续进位链的实现和固化、进位链的在线校准、系统偏差校准等。针对上述关键问题,逐一进行研究,提出切实可行的解决方法,在Altera Cyclone IV和Arria V系列FPGA器件上分别进行实测验证。验证结果表明,所提方法在目前Altera的主流器件上具有一定的通用性,能够有效解决进位链实现TDC的上述关键问题,实现了量程为1s的优于83ps测量精度的时间间隔测量系统。