嵌入式ATA主机控制器IP核设计

摘要

针对嵌入式应用需求,设计了一个ATA主机控制器的IP核,给出了其体系结构和核心模块的设计;通过数据宽度转换避免因读写控制信号延迟造成的数据溢出,以两级串行结构解决了写命令中数据建立时间紧张问题,采用门控时钟机制降低了设计功耗;仿真实验和后端验证结果表明,主机控制器IP核能够稳定地工作在所提供的嵌入式应用环境中,接口数据传输速率可达到33.1 MBps;该IP核严格遵循ATA/ATAPI-7协议,面积小,功耗低.具有作为片上资源或者处理器外围电路集成到嵌入式系统应用中的灵活性.