基于IODELAY原语SAR载荷模拟器延迟单元设计

摘要

针对星载合成孔径雷达中数传分系统测试时,需要进行接收数据时序拉偏测试需求,提出一种基于FPGA原语的SAR载荷模拟器延时单元设计方法,该延迟单元采用IODELAY原语,通过时序约束实现正反向时钟与数据时序拉偏功能,同时分析了FPGA内部逻辑资源约束对时序拉偏功能的影响;仿真与试验结果表明,基于该延迟单元的SAR载荷模拟器时钟与数据时序调整范围可达一6～6 ns,步进1 ns,系统运行稳定,满足设计要求.