神经网络计算部件的数字VLSI优化设计

摘要

在神经网络的数字VLSI实现中,激活函数及乘累加等计算部件是设计中的难点.区别于使用乘法器及加法器的传统方法,该文提出的LMN方法基于查找表(即函数真值表),使用逻辑最小项化简提炼出函数最简逻辑表达式后,可直接生成结构规整的门级电路,除线延时外,电路只有数个门级延时.以非线性函数为例对该方法进行了介绍,结果表明当定点数位数较少时,算法在速度及误差方面具有更好的性能.