基于FPGA的组件化抗重放攻击设计

摘要

针对数据中心面临的重放攻击威胁,分析了重放攻击的危害和常用的防御手段,并针对软件实现抗重放攻击模块的不足,提出了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的组件化抗重放设计。采用组件化的设计思想,针对两种典型的业务数据包,设计了抗重放攻击模块的FPGA功能架构、检测关键数据包的状态机和表项配置模块。用较少的FPGA资源实现高带宽、低时延的数据包重放攻击检测和处理,具有可用性高、可配置、可扩展、移植性好等特点。经过验证,该设计适用于企业级的数据中心边界安全防护,可满足未来安全防护设备对安全资源服务化的需求。