工业物联网中的缓冲内存管理设计与实现

摘要

针对工业物联网高速通信中出现流量堵塞如何高效存储的问题,引入了内存管理的方法。在研究同步动态随机存储器(SDRAM)存储原理的基础上,设计了一种基于现场可编程逻辑门阵列(FPGA)的SDRAM分区内存管理系统。采用FPGA作为主控制器,将SDRAM分成索引区和数据区两部分,为了方便内存管理,进一步将SDRAM数据区分成若干个1kB大小相同的内存块,实现通过索引读写数据的目的。仿真结果表明,该内存管理系统配合FIFO(first input first output)的使用,可以有效解决在高速通信中出现流量堵塞后从SDRAM中读取多条数据帧造成数据错乱等不可靠问题,提高了通信系统的稳定性。