首页> 中文期刊> 《电声技术》 >DRM接收芯片信道译码器的ASIC设计

DRM接收芯片信道译码器的ASIC设计

         

摘要

将MSD技术成功地应用于DRM接收芯片信道译码器的ASIC设计中,作为一次近百万门级的集成电路设计实践,该成果具有良好的可配置和可重用性,设计的信道译码器在0.18μm工艺下时钟约束可达50 MHz,占用面积2 282 707.5μm2,相当于377 303数目的与非门.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号