University of Maryland College Park.;
机译:基于FPGA的硬件加速器,用于可配置优化的嵌入式因子图
机译:具有异构可配置硬件加速器的多核信号处理平台
机译:可配置和可扩展的高性能硬件加速器,用于同时进行DNA序列比对
机译:适用于嵌入式系统的可配置SVM硬件加速器
机译:设计可扩展,可配置和基于群集的分层硬件加速器,用于显影灵感算法和经常性神经网络
机译:使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
机译:可配置管道的硬件加速器设计