基于FPGA的数字视频信号发生器的设计与实现

摘要

随着数字技术的高速发展，越来越多的针对数字视频压缩、传送、显示等的设备涌入市场。要从这些良莠不齐的产品中挑选出令人满意的商品，一套良好的数字视频测试设备就必不可少。然而，现阶段大多数数字视频信号源都存在不同的缺点，如测试图像种类太少、没有动态测试源、缺乏专用测试信号等。为有效克服这些缺陷，作者设计并开发了一套基于FPGA的数字视频信号发生器。整个系统包括硬件平台和图像格式转换软件两大部分。硬件平台本身即为独立的信号发生器，可以生成多种测试图像。配备了图像格式转换软件，就可以实现硬件平台从PC机接收各种静态测试图像、动态测试序列，不断更新测试图像库。整个系统具有良好的硬件体系结构、便捷的输入接口，稳定的信号输出，同时操作灵活、方便，易于升级更新。 在系统的开发过程中，使用了多种硬件、软件开发工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于软硬件调试均由同一人完成，因此整个系统具备良好的统一性和兼容性。 另外，作者还研究并设计了一种针对H.264编解码器压缩损伤的测试信号。评估一个编码器的性能可采用主观评价或客观评价两种方法。其中主观评价最为直接、有效。本文在依托主观评价方法的基础上，结合客观参数的指导性，研究并设计一种通过人眼就可以方便的观测到实际存在的压缩损伤的测试信号，以达到直接对编解码器性能进行比较的目的。

目录

文摘

英文文摘

声明

序

第一章：主观评价

1.1主观评价的一般要求

1.2主观评价的优缺点

1.3小结

第二章：数字视频通信协议

2.1 ITU-R BT.601标准介绍

2.1.1亮度信号与色差信号的建立

2.1.2亮度信号与色差信号的量化

2.1.3抽样速率及编码形式

2.2 ITU-R BT.656标准介绍

2.3小结

第三章：系统的PCB设计

3.1硬件平台开发环境

3.2硬件平台的原理图设计

3.2.1电源

3.2.2 FPGA配置

3.2.3 CLC020设计电路

3.2.4 UART通信接口

3.3 PCB电路设计与实现

3.3.1 EMC主要原则

3.3.2系统电路的PCB设计

3.4小结

第四章：系统实现方案

4.1系统设计思路及实现方案

4.1.1系统的硬件实现方案

4.1.2信号流向说明

4.2 FPGA功能及实现

4.2.1 FPGA功能模块介绍

4.2.2 FPGA输入接口单元

4.2.3异步切换单元

4.2.4 SDRAM控制单元

4.3 SDRAM读写控制

4.3.1主要概念说明

4.3.2 SDRAM的操作

4.3.3 SDRAM配置、读写控制程序

4.4 小结

第五章：格式转换软件

5.1 BMP图像格式

5.1.1简介

5.1.2 BMP图像格式

5.2 YUV序列

5.2.1简介

5.2.2 4：2：2取样格式与4：2：0取样格式

5.3 rsd文件格式

5.3.1 rsd文件头

5.3.2 rsd数据区

5.4 imgcov.exe软件

5.4.1功能简介

5.4.2操作界面

5.5小结

第六章：系统演示

6.1系统硬件电路板

6.2操作演示

6.3性能比较

6.3.1比较：HDTV测试图像信号发生器研究与FPGA实现

6.3.2比较：LEITCH公司生产的DPS575

6.4小结

第七章：H.264编解码器压缩损伤的评估

7.1 H.264编解码系统介绍[14]

7.1.1编码器(前向路径)

7.1.2编码器(重建路径)

7.1.3解码器

7.2整数变换

7.2.1标准4×4DCT变换

7.2.2整数变换

7.3量化

7.3.1量化的基本原理

7.3.2量化步骤的改进

7.4反量化

7.4.1反量化步骤

7.4.2完整的变换、量化和反量化、反变换过程

7.5.压缩损伤定量分析

7.6测试信号的设计

7.6.1测试信号设计原理

7.6.2测试信号设计举例

7.7小结

参考文献

致谢