CMMB系统收端外码算法研究与FPGA实现

摘要

RS码是迄今为止发现的一类很好的线性纠错码，它的纠错能力强，特别在短的和中等码长下，其性能很接近于理论值，并且构造方便，编码简单，编译码设备也不太复杂。正是由于该码的超强纠错能力及各种成熟、可用、有效的译码算法，因此在工程中被广泛应用。此外，RS码也广泛应用于数据通信和数据存贮系统的差错控制方案中。RS码已经成为美国航天局(NASA)和欧洲空间站(ESA)在深空通信级联系统中采用的标准码，RS也是空间应用存贮器系统中的首选用码。 RS解码器的设计采用了无逆的BM算法，避免了求逆运算，只需少量乘法器即可实现，大大降低了硬件实现的复杂度。在硬件实现上，采用了4级流水线(pipe-line)处理技术，提高译码器吞吐率。针对CMMB协议中的多码率问题，采用了多码率复用的结构来实现，节省了占用资源，增强了设计的灵活性。设计的译码器具有控制简单灵活、面积小、资源耗用较少、工作速率高、数据吞吐量大等优点。布局布线后的结果表明本文所设计的RS译码器速度至少可达60.8MHz，满足整个CMMB系统的要求。利用Altera公司的StratixII系列的FPGA芯片EP2S180F1020C3进行了验证。 本文还研究了CMMB系统中比特解交织、字节解交织等纠错技术，并给出了具体实现。除此之外，还研究简化了解映射算法，设计实现了性能较好的BPSK、QPSK和16QAM复用的解映射结构。

目录

文摘

英文文摘

声明

第一章绪论

1.1 CMMB系统简介

1.2差错控制技术

1.2.1信道编解码理论及其发展

1.2.2交织技术的应用

1.3 FPGA设计方法介绍

1.4 Stratix系列FPGA及OuartusⅡ介绍

1.4.1 Stratix Ⅱ系列FPGA

1.4.2 QuartusⅡ介绍

1.5设计目标和论文组织

第二章数学基础和RS码基本原理

2.1数学基础

2.1.1群的概念

2.1.2域的概念

2.1.3有限域的概念

2.2 RS码基本理论

2.2.1线性分组码

2.2.2循环码

2.2.3 BCH码

2.2.4 RS码

第三章RS基本算法设计及编解码器设计

3.1基本运算设计

3.1.1域元素的生成

3.1.2域元素的生成

3.1.3乘法和幂

3.1.4除法和逆

3.2 RS基本运算硬件设计

3.2.1乘法运算

3.2.2除法和逆

3.3 RS编码算法和编码器结构

3.3.1 RS编码算法

3.3.2 RS编码器结构设计

3.4 RS解码算法

3.4.1伴随式的计算

3.4.2错误位置多项式的求解

3.4.3利用钱搜索的方法计算错误位置

3.4.4利用Forney算法计算错误值

3.5 RS解码器设计

3.5.1算法的仿真

3.5.2译码器总体设计

3.5.3伴随式的计算结构

3.5.4错误位置多项式和错误值多项式求解的结构设计

3.5.5计算错误位置的结构设计

3.5.6计算错误值的结构设计

3.5.7结果输出结构设计

第四章CMMB块交织介绍及硬件实现

4.1 CMMB系统中的块交织

4.1.1比特交织和解交织

4.1.2字节交织和解交织

4.2比特字节解交织的硬件设计及实现

4.2.1设计思想

4.2.2 RAM定制和构成

4.2.3读写过程及地址生成

4.2.4读写过程中的乒乓操作

4.2.5仿真结果

第五章星座解映射及其硬件实现

5.1 CMMB系统中的星座映射

5.2星座解映射原理

5.3星座解映射的硬件实现

5.3.1硬件设计框图

5.3.2程序设计问题

5.3.3仿真结果

第六章设计的仿真、综合和实现

6.1测试环境的建立

6.2 RTL的仿真

6.3性能曲线

6.4电路的逻辑综合

6.5硬件测试

6.5.1数据通路设计

6.5.2配置通路设计

第七章总结

参考文献

致谢

作者攻读学位期间发表的学术论文