基于ARM与FPGA的高速数据采集技术研究

摘要

本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。

目录

文摘

英文文摘

声明

致谢

1引言

1.1高速数据采集系统概述

1.1.1硬件部分

1.1.2软件部分

1.2论文主要内容

2高速数据采集系统设计方案

2.1系统功能描述

2.2硬件功能描述

2.3软件功能描述

3 ARM9+FPGA硬件结构设计

3.1系统硬件结构框图

3.2硬件平台搭建及模块设计

3.2.1前端高速ADC(模数转换器)

3.2.2 FPGA平台与功能模块设计

3.2.3 ARM开发平台系统结构

3.3共享存储器的结构设计

3.3.1 S3C2410存储控制器简介

3.3.2共享存储器结构

3.3.3共享存储器系统设计

4 ARMLinux向S3C2410平台的移植

4.1 Linux内核的移植

4.2 ARMLinux内核编译

4.3根文件系统的构建

4.3.1虚拟文件系统(The Virtual File System)

4.3.2 CRAMFS的特点

4.3.3使用Busybox制作文件系统

4.4内核与文件系统烧写

5设备驱动程序

5.1设备驱动程序简介

5.2字符设备驱动程序接口

5.3中断处理程序

5.3.1 Linux中断处理程序

5.3.2中断的下半部机制

5.3.3驱动程序中使用tasklet

5.4 FPGA模块设备驱动程序设计

5.4.1设备的初始化与卸载

5.4.2 Open()和release()方法

5.4.3 Ioctl()方法

5.4.4 FPGA中断处理

5.4.5异步通知

5.4.6 Mmap系统调用

5.5触摸屏驱动程序设计

5.5.1 S3C2410触摸屏简介

5.5.2触摸屏工作流程

5.5.3驱动程序设计

5.6基于帧缓冲(Framebuffer)机制的LCD驱动程序移植

5.6.1 S3C2410 LCD控制器简介

5.6.2 Linux的帧缓冲设备

5.6.3帧缓冲(Framebuffer)驱动程序移植

5.7驱动程序编译

6基于Linux的应用程序设计

6.1系统软件功能及结构

6.2 Linux下的多线程编程

6.2.1 Linux进程与线程

6.2.2 Linux下多线程程序设计

6.3 LCD显示设计

6.3.1 FrameBuffer机制LCD显示原理

6.3.2 LCD画点程序设计

6.3.3用户界面设计

6.4显示算法设计

6.4.1波形显示算法

6.4.2点阵波形的矢量化

6.4.3正弦插值算法

7测试数据分析

7.1测试环境

7.2测试数据及分析

7.2.1 FPGA数据采集模块数据及分析

7.2.2 S3C2410波形显示系统分析

7.3正弦插值算法效率测试

8总结

参考文献

作者简历