嵌入式微处理器的设计分析与仿真验证

摘要

嵌入式微处理器(EMPU，Embedded Microprocessor Unit)以其高性能、低功耗、便携式等优点，越来越广泛地应用于各种电子设备中。其中精简指令集计算机(RISC，Reduced Instruction Set Computer)，作为微处理器设计策略的一种类型，己经普遍应用于计算机体系结构设计中。 本文首先设计了一个8位RISC处理器，它具有8条指令，可以进行指令译码、指令执行，可以和存储器进行数据交换。数据通过数据通路进行运算处理，控制器提供数据通路各模块的控制信号。使用可综合的寄存器传输级(RTL，Register Transfer Level)Verilog HDL硬件描述语言描述每个子模块，在顶层模块中根据端口连接实例化每个子模块，然后使用ModelSim分别对全部子模块和顶层模块进行功能仿真验证，使用Quartus II对设计进行综合，在Altera CycloneII EP2C35芯片上实现，工作频率可达120MHz。 然后在此基础上，本文对业界广泛使用的ARM7TDMI内核进行了设计分析与验证。ARM7TDMI内核根据执行功能不同，可以划分成数据通路模块和控制器模块两大部分。本文对数据通路的每个模块：桶式移位器、算术逻辑单元、32位布氏乘法器、寄存器堆等做了详细的设计分析，重点讲解了每个模块的工作原理以及如何使用硬件描述语言来实现其功能。接着针对每个模块，编写测试平台，进行功能仿真。最后在FPGA平台上实现，针对不同的综合优化方式，比较电路所消耗的逻辑资源和工作性能，为设计者选择实现方式提供了实验依据。

目录

文摘

英文文摘

声明

致谢

1 引言

1.1微处理器发展简介

1.2论文结构安排

2 微处理器设计开发环境

2.1硬件描述语言

2.1.1 VerilogHDL简介

2.1.2层次化设计与可综合设计

2.1.3仿真测试平台

2.2基于FPGA的设计方法

2.2.1基于查找表的FPGA逻辑结构

2.2.2基于FPOA的开发流程

2.3 EDA工具简介

2.3.1仿真工具ModelSim

2.3.2 FPGA全流程设计工具QuartusⅡ

2.3.3 FPOA综合工具Synpl lify

3 8位RISC CPU设计与验证

3.1微处理器体系结构

3.1.1 RISC与CISC的比较

3.1.2 8位RISC CPU逻辑结构

3.2 8位RISC CPU内核设计

3.2.1指令集简介

3.2.2时钟发生器

3.2.3数据通路

3.2.4存储器

3.2.5状态控制器

3.3仿真验证与综合布线

3.3.1微处理器指令验证策略

3.3.2功能仿真及结果分析

3.3.3综合布线

4 ARM7TDMI数据通路设计与验证

4.1 ARM7TDMI体系结构

4.1.1主处理器逻辑结构

4.1.2数据处理指令集

4.1.3寄存器管理

4.2数据通路设计分析

4.2.1算术逻辑单元

4.2.2寄存器堆

4.2.3 Booth乘法器

4.2.4 Barrel移位器

4.2.5其他模块

4.3仿真验证与综合布线

4.3.1功能仿真及结果分析

4.3.2综合布线

5 总结与展望

参考文献

作者简历