以太网交换机中上行万兆扩展卡的设计与研究

摘要

万兆以太网技术是最前沿的网络技术之一。它不仅速度上比千兆位以太网提高了10倍，而且系统兼容性更强、升级更容易、性能更稳定、传输距离更长，并且价格低廉。因此，其应用范围也更为广泛。万兆以太网技术的硬件实现要得益于高速PCB技术的发展和信号完整性理论的逐渐成熟。随着信号边沿的陡峭化和传输速率的高速化，导致了信号在PCB板上传输的完整性问题，所以需要设计者对高速PCB进行特殊设计，来提高信号质量。 本课题的研究目的在于：一方面，运用万兆以太网技术设计基于SFP+（Enhanced10 Gigabit Small Form Factor Pluggable Module）新一代光收发模块和万兆高性能物理层芯片的上行万兆扩展卡，从而实现千兆交换机的万兆带宽扩展功能，为上行汇聚层提供高速链路和长距离传输接口，使组网变得更加灵活、高效和廉价。另一方面，根据信号完整性理论，确定关键网络和高速信号线的布局布线与器件匹配方案，最大限度地保证板上高速信号的完整性。 本课题的内容主要包括以下几个方面： 1、在研究万兆位以太网标准体系及其实用技术的基础上，对关键器件进行选型，结合了性能、功耗、尺寸和价格等方面的实际要求。 2、依据高速电路设计理论，利用Cadence软件的Design Entry HDL工具设计了上行万兆扩展卡的电路结构，对其中的关键电路，如：物理芯片和SFP+的外围电路、差分电平转换电路、电源转换电路、状态灯控制电路和金手指定义的原理做了较为详细的分析。 3、根据信号完整性理论，在Cadence软件的信号完整性设计平台SpecctraQuest上，使用IBIS（Input/Output Buffer Informatin Specification）仿真模型对关键的高速信号网络进行建模，通过仿真分析最终确定合适的布局布线方案，并在PCB设计平台Allegro PCB Design完成电路板设计。 4、对成品电路板进行了实测与分析。 测试结果表明，上行万兆扩展卡能在千兆交换机上稳定地工作，甚低的丢包率和较好的高速信号波形证明研究达到了预定的设计目的。研究结论具有良好的通用性，对今后的高频高速电路设计与仿真有一定的借鉴意义。

目录

文摘

英文文摘

声明

致谢

1 引言

1.1 课题背景及意义

1.2 国内外相关技术发展状况

1.3 本文主要研究内容和结构

2 万兆以太网技术简介

2.1 万兆以太网的体系结构

2.2 万兆以太网的技术特点

2.3 万兆以太网典型产品及应用

2.4 本章小结

3 上行万兆扩展卡的功能原理与电路设计

3.1 上行万兆扩展卡的功能原理简介

3.1.1 总体目标

3.1.2 上行万兆扩展卡的工作原理

3.2 上行万兆扩展卡的电路设计

3.2.1 关键器件介绍

3.2.2 PHY芯片与SFP+光收发模块外围电路设计

3.2.3 电源转换电路设计

3.2.4 差分信号电平转换电路设计

3.2.5 状态灯控制和金手指连接器管脚定义

3.3 本章小结

4 Cadence仿真工具与IBIS仿真模型的介绍

4.1 Cadence仿真工具介绍

4.1.1 Cadence高速PCB设计思想

4.1.2 SpecctraQuest信号完整性设计平台介绍

4.2 IBIS仿真模型原理与应用

4.2.1 IBIS模型的简介

4.2.2 IBIS模型的构成

4.2.3 IBIS模型检查

4.3 仿真操作步骤

4.4 本章小结

5 典型信号完整性问题仿真分析

5.1 概述

5.1.1 信号完整性与高速电路的概念

5.1.2 传输线理论简介

5.2 反射问题仿真分析

5.2.1 反射形成机理

5.2.2 消除反射的端接方式

5.2.3 设计中两种引起反射的因素与解决方法

5.3 串扰问题仿真分析

5.3.1 串扰形成机理

5.3.2 消除串扰的方法

5.4 本章小结

6 上行万兆扩展卡PCB仿真分析与设计

6.1 仿真分析与设计前的准备

6.2 关键元器件布局的确定与仿真分析

6.2.1 预布局

6.2.2 布局仿真验证与调整

6.3 高速信号线的布置与仿真分析

6.3.1 预布线

6.3.2 布线仿真验证与调整

6.4 上行万兆扩展卡成品实测分析

6.4.1 实测环境介绍

6.4.2 实测结果分析

6.5 本章小结

7 结论

参考文献

附录

作者简历