超低功耗流水线式ADC的研究与设计

摘要

随着数字化信息处理技术的飞速发展，模数转换器(ADC)在无线通讯、数据采集等领域得到了广泛的应用。并且，随着近年来便携式设备的不断普及，以及出于对成本、市场与环保等方面的考虑，ADC的超低功耗设计已成为当今关注的热点。
　　本文以实现超低功耗为目标，基于SMIC0.18μm1P6M CMOS工艺，设计出一款工作在1.2V电源电压下、采样速率为500KSPS、平均动态功耗只有160μW的8bit流水线式ADC。设计中主要采用将运算放大器的MOS晶体管偏置在亚阈区的方法来降低电路中的支路电流和所需的电源电压，以及采用动态锁存比较器结构并对其它电路模块进行低电压设计，从而实现了超低功耗的设计目标。基于数模混合集成电路版图的设计原理和规则，采用全定制版图设计实现了8bit流水线式ADC的版图。
　　设计中采用一共7级MDAC、每级1.5bit的流水线式结构，主要使用SynopsysHspice仿真工具对所设计的单元电路、模块电路以及整个ADC系统进行仿真，并在Matlab工具中对仿真结果进行静态性能与动态性能分析。仿真分析结果表明，在TT Corner下，采样速率为500KSPS时，ADC的静态性能为：DNL在-0.34LSB～2.85LSB之间，INL在-2.24LSB～1.91LSB之间；动态性能为：SNR在43.5dB以上，SNDR在42.5dB以上，SFDR在49.1dB以上，有效位数ENOB在6.78位以上。采用Cadence Virtuoso软件实现版图设计，版图面积约为744.25×619.38μm2。