直接数字频率合成器的研究方法与实现

摘要

最近几十年里直接数字频率合成技术因为其频率相位变换连续、频率分辨率高、相位噪声低、切换时间短等优点，在实际应用中取到了前所未有的发展。现在广泛应用于电子对抗、雷达通信等军事领域，现在直接数字频率合成器(DDS)芯片已被国外一些公司垄断了核心技术，所以说研究自主知识产权的DDS芯片具有军事应用价值和广阔的市场前景。
　　本文首先介绍了频率合成技术的发展和基本理论，并且着重介绍了经常用到的直接数字频率合成器，对其工作原理以及构成作了详细论述;然后介绍了常规的泰勒级数近似算法，主要研究分析了基于泰勒级数线性插值算法;基于该算法进行ROM压缩和差值处理提出了一个DDS系统的设计。本文所设计的直接数字频率合成器是基于ASIC技术的，所以首先简单介绍了ASIC技术设计流程相关知识;接着，对基于泰勒级数线性插值算法的直接数字频率合成器进行了模块划分以及接口参数的规划;最后，完成模块中所有数字部分的设计并验证，是从仿真到综合优化以及时序分析的全过程，其中包括模拟仿真和FPGA验证以及ASIC实现，仿真和验证都是为了确保ASIC设计顺利的实现。本文中RTL级仿真工具为Mentor公司的Modelsim，FPGA验证工具为Altera公司的Quartus，综合工具为Synopsys公司的Design Compiler，静态时序分析工具为Synopsys公司的Primetime。本设计中DDS能实现四种工作模式，分别是Normal和Chrip、FSK、BPSK四种工作模式。简单来说，Normal模式就是按照普通的DDS方式工作，按照控制字的变化能输出不同频率的正余弦波形，其实相当于一个简单的信号发生器;工作在Chirp模式时DDS构成线性扫频(Chirp)信号发生器，用于扫频振荡器中;在FSK、BPSK模式下就相当于数字频带传输中常用的调制方式，用于数字通信系统。总之，频率合成器实现之后可用于频移键控(FSK)、相移键控(BPSK)及线性调频(Chirp)和正交(I/Q)调制等输出场合的数字通信设备中。

目录

致谢

摘要

1 绪论

1．1 频率合成简介

1．1．1 频率合成技术发展

1．1．2 频率合成主要技术指标

1．2 直接数字频率合成技术研究现状

1．3 本文主要工作

2 DDS相关理论

2．1 DDS基本工作原理

2．2 DDS结构

2．2．1 相位累加器

2．2．2 ROM查询表

2．2．3 DAC数模转换器

2．3 DDS的主要特点和应用

2．3．1 DDS的主要特点

2．3．2 DDS应用

2．4 DDS中的杂散分析

2．4．1 DDS杂散主要来源

2．4．2 杂散减小技术

2．5 常用ROM的压缩算法

2．5．1 查表计算法

2．5．2 ROM压缩算法比较

2．6 本章小结

3 基于Taylor级数的线性插值算法

3．1 泰勒级数

3．1．1 泰勒级数定义

3．1．2 正弦函数的泰勒展开式

3．2 泰勒级数的近似算法

3．3 泰勒级数线性插值算法

3．3．1 基于泰勒级数线性插值DDS的电路逻辑实现

3．3．2 仿真结果的分析

3．4 输出信噪比的仿真验证

3．5 本章小节

4 DDS电路设计

4．1 基于标准单元的ASIC设计流程

4．2 DDS的总体结构及性能指标

4．3 输入数据生成模块设计

4．4 地址产生模块设计

4．4．1 模式选择模块

4．4．2 频率调制模块

4．4．3 相位调制模块

4．4．4 地址选择模块

4．4．5 扰动产生模块

4．5 ROM模块设计

4．6 地址寄存模块设计

4．7 线性插值法模块设计

4．8 本章小结

5 DDS实现与验证

5．1 模块级验证

5．1．1 输入数据生成模块验证

5．1．2 地址产生模块验证

5．1．3 ROM模块验证

5．1．4 线性插值模块验证

5．2 系统级验证

5．3 基于FPGA的原型验证

5．3．1 FPGA验证优势

5．3．2 FPGA验证环境

5．3．3 FPGA综合结果

5．3．4 FPGA时序分析的结果

5．3．5 FPGA时序仿真

5．4 DDS综合

5．4．1 逻辑综合的流程

5．4．2 时序约束

5．4．3 DDS综合结果

5．5 门级仿真

5．6 布局布线和结果分析

5．7 本章小结

6 结论

参考文献

作者简历

声明

学位论文数据集