基于FPGA的多体制数字通信系统接收机的设计与实现

摘要

全数字接收机在软件无线电的概念提出后得到了快速的发展，根据其思想，在通信系统的设计实现中就是要把A/D、D/A放在离天线更近的地方。对于多体制数字接收机实验系统来说，它将多种速率、多种调制解调方式、多种编译码、任意路复用结合在一起，实现内容广泛。而在实验室现有通信实验设备中，每个实验单元独立运行且功能单一，无法完成系统级的实验操作。本文总结上述通信实验设备的不足，利用FPGA的集成度高和现场可编程的特点，设计出具有可验证性的系统性的多体制数字接收机实验系统。
　　本文设计并实现了一个既有别于传统实验箱又不同于实际通信系统的多体制通用数字无线通信的实验系统，可提供开放具有可操作性的软件、硬件平台。学生在本实验系统中不仅能够完成现有单独模块的实验内容，还能够进行模块间及系统级的通信实验内容，同时也可以自己动手进行设计和验证，这对帮助学生理解其知识和培养实践动手能力大有帮助。
　　本文根据通信系统的基本模型，将此次设计的多体制数字接收机划分以下部分:中频解调同步模块、下变频模块、解交织模块、译码模块及分接模块，另外根据系统的需要，同时还设计了载波发生器模块、系统时钟分频模块和控制解析模块。在中频解调同步模块中，为了节省FPGA内部资源，对ASK、FSK、DPSK和QPSK信号都采用统一的相干解调方式，利用全数字COSTAS环载波提取技术及GARDNER位同步算法进行中频解调与同步。在译码模块中，对通信原理课程中的汉明编码和奇偶校验码两个基本编译码方式进行了设计与实现。分接模块中运用时分复用的思想，可完成对2-32路信号帧的任意路分接。载波发生器利用DDS技术，可生成高频率分辨率的任意形状的波形。
　　本文根据通信工程专业课程的相关内容以及相关文献，提炼出数字接收机中各个模块的模型，对各个模型在FPGA中进行设计与实现。同时，针对数字接收机中个模块需要的资源不同，选取合适的FPGA芯片并给出其硬件电路设计。最后给出了各模块在FPGA内部的实现过程，对本次设计的数字接收机进行系统仿真、测试与分析。测试结果显示，能够完成对接收信号的同步解调、基带译码和分接等，功能和指标均满足设计要求。

目录

声明

摘要

第一章 绪论

1．1 研究背景及意义

1．2 数字接收机及相关技术的发展

1．3 论文的主要内容及组织结构

第二章 多体制数字接收机相关技术原理

2．1 全数字中频调制解调相关原理

2．2 信道编译码与交织

2．2．1 信道译码相关原理

2．2．2 交织

2．3 数字接收机同步方法原理

2．3．1 载波发生器

2．3．2 载波同步方法

2．3．3 位同步方法

2．3．4 帧同步基本原理

2．4 数字接收机的分接技术

2．5 本章小结

第三章 数字接收机硬件电路设计

3．1 中频模块和基带模块硬件电路整体设计

3．1．1 中频同步解调模块硬件电路整体设计

3．1．2 基带信号处理模块硬件电路整体设计

3．2 FPGA板硬件电路设计

3．2．1 电源电路设计

3．2．2 时钟电路设计

3．2．3 JTAG下载口电路及配置电路设计

3．2．4 A／D和D／A接口电路设计

3．2．5 RS232串行接口电路设计

3．3 本章小结

第四章 全数字接收机的FPGA设计与实现

4．1 多体制数字接收机的整体设计

4．2 任意分频器的设计与实现

4．3 译码及解交织模块的设计与实现

4．3．1 译码模块

4．3．2 解交织模块

4．4 中频同步解调模块的设计与实现

4．4．1 基于DDS的正弦载波发生器的设计与实现

4．4．2 Costas环同步载波提取与解调的FPGA实现

4．4．3 Gardner同步算法的FPGA实现

4．4．4 连贯式插入法帧同步方法的FPGA实现

4．5 分接模块的设计与实现

4．6 数字下变频模块的设计与实现

4．7 控制器模块接口协议设计

4．8 本章小结

第五章 模块联调、系统仿真与分析

5．1 中频解调部分联调仿真

5．1．1 联调方案设计

5．1．2 联调仿真与分析

5．2 基带部分联调

5．2．1 联调方案

5．2．2 联调仿真与分析

5．3 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

研究成果及发表的学术论文

作者和导师简介