多体制数字通信系统发射机的设计与仿真

摘要

多体制无线收发信机是国内外研究的热点课题，它的主要特点是通过控制器在通用的硬件平台上实现不同方式以及多种参数的信息传输。其中，软件无线电技术和智能天线的出现加速了多体制数字发射机的发展。研究基于FPGA的全数字多体制发射机以其特有的优势得到广泛的重视，包括基于FPGA的DDS数字频率合成器、软件无线电中频调制解调器、通用编解码器、通用同步器以及通用滤波器等。
　　本文根据电子和通信专业的实践教学要求，设计一种全数字多体制发射机，该设计使用FPGA，并采用模块化、分层次的设计方式实现，满足相关课程的实验和实践教学（包括单模块和多模块的验证、设计和综合实验）。内容主要包括通用的调制器、信道编码器、交织器、时分复用器以及数字上混频器等。研究的重点除各个模块外，主要是系统资源的分配以及各模块之间的接口，以实现各类实践教学的要求。
　　本文查阅相关资料，在前人研究的基础上完成多体制发射机结构设计，并对部分设计进行了优化，具体内容包括基于DDS的中频调制器、通用信道编码器以及任意路可选的时分复用器等。实现的调制器可以实现基本调制和正交调制共五种方式的数字调制;实现了三种带交织的信道编码，且交织器可以实现多种交织深度和长度;设计的时分复用器实现任意路信号的时分复用。除上述外，还完成上混频器用的DDS载波发生器、测试信号源以及FPGA与控制器接口等设计工作。
　　本文完成了相应的硬件电路和程序设计，同时对各模块进行了仿真和分析，并在单用户基带码速率为64Kbps、2～6路信号时分复用、编码速率最高为3.584Mbps和调制载波频率最高为17.92MHz的参数下对系统进行仿真和分析。结果表明该多体制发射机设计方案正确可行，功能和指标均能满足设计要求。

目录

声明

摘要

第一章 绪论

1．1 课题的背景及意义

1．1．1 多体制发射机的发展现状

1．1．2 基于软件无线电技术的多体制发射机

1．1．3 FPGA在通信技术中的应用

1．2 论文研究的主要内容

1．3 论文的组织结构

第二章 多体制数字发射机原理与关键技术

2．1 引言

2．2 多体制数字发射机原理及结构

2．3 多体制发射机关键技术

2．3．1 基于软件无线电技术的中频调制器原理与结构

2．3．2 通用信道编码器与交织器原理及设计

2．3．3 时分复用原理与任意路可选的时分复用器设计

2．3．4 通用数字上混频器原理与设计

2．4 基于FPGA的多体制发射机结构设计

2．5 本章小结

第三章 多体制数字发射机的硬件电路设计

3．1 引言

3．2 基带模块硬件电路设计

3．3 中频调制器及上混频器模块硬件电路设计

3．4 模块之间接口电路设计

3．4．1 电源电路设计

3．4．2 时钟电路设计

3．4．3 JTAG下载口电路设计

3．4．4 AS接口及配置芯片电路设计

3．4．5 A／D、D／A电路设计

3．4．6 控制器模块电路设计

3．5 本章小结

第四章 多体制数字发射机的FPGA软件设计

4．1 引言

4．2 基于DDS的中频调制器的程序设计及仿真

4．3 通用信道编码器与交织器的程序设计及仿真

4．4 任意路可选的时分复用器的程序设计及仿真

4．5 数字上混频器的程序设计及仿真

4．6 RS232异步串口的FPGA程序设计

4．7 测试信号源与系统时钟的程序设计及仿真

4．8 本章小结

第五章 系统仿真与分析

5．1 引言

5．2 时分复用器、编码器及交织器联合仿真

5．3 交织器及基于DDS的中频调制器联合仿真

5．4 系统整体仿真及结果分析

5．5 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

研究成果及发表的学术论文

作者和导师简介