文摘
英文文摘
致谢
第1章 绪论
1.1 嵌入式系统及其设计技术的发展趋势
1.1.1嵌入式系统的设计约束
1.1.2嵌入式系统设计方法学
1.1.3嵌入式系统低功耗设计技术
1.1.4上市时间TTM与设计环境
1.2嵌入式系统设计环境
1.2.1设计环境框架
1.2.2可重定目标能耗优化编译器
1.2.3编译器结构
1.2.4体系结构描述语言ADL
1.3与本论文相关的研究工作概述
1.3.1 Aviv
1.3.2 SUIF
1.3.3 RECORD
1.3.4 TRIMARAN
1.3.5 SPAM
1.3.6 GCC
1.3.7 Zephyr
1.3.8研究成果的比较与存在问题
1.4本论文工作
1.4.1研究目标
1.4.2本论文所做工作
1.4.3本论文的组织
第2章 编译器结构与设计技术
2.1编译器组成与工作流程
2.2编译器相关概念
2.3编译器优化方法
2.4典型可重定向编译器分析
2.4.1 GCC
2.4.2 TRIMARAN
2.5 可重定向优化编译器的设计要求
2.6体系结构描述语言XP_ ADL
2.6.1 XP_ ADL功能
2.6.2 XP_ ADL语义
2.6.3 XP_ ADL语法
2.6.4体系结构行为描述
2.6.5体系结构微结构描述
2.7小结
第3章 代码选择算法研究
3.1代码选择研究发展状况
3.1.1 Twig提出的树模式匹配算法
3.1.2 Burg树匹配算法
3.1.3 BEG
3.1.4 M.Anton Ertl的图结构中间代码的代码选择算法
3.1.5已有代码选择算法的缺陷
3.2一种基于图结构的代码选择算法
3.2.1算法描述
3.2.2伪码描述
3.2.3复杂度分析
3.2.4例证
3.3 一种解决模板重叠问题的代码选择算法
3.3.1模板重叠问题
3.3.2算法描述
3.3.3伪码描述
3.3.4例证
3.4支持复杂模板的代码选择算法
3.4.1复杂指令描述
3.4.2复杂指令划分
3.4.3子模板规约规则
3.4.4复杂指令代码选择算法描述
3.4.5伪码描述
3.4.6例证
3.5 小结
第4章 可重定向代码生成框架研究
4.1 已 有可重定向编译器后端研究缺陷
4.2编译后端的阶段耦合技术
4.2.1集成的寄存器分配和指令调度
4.2.2将代码选择和寄存器分配集成到调度中
4.2.3集成的代码选择、寄存器分配和调度三阶段
4.3 一种三阶段耦合代码生成框架PCGF
4.3.1阶段耦合的理由
4.3.2阶段耦合框架PCGF描述
4.3.3 DFG生成
4.3.4 DFG标记
4.3.5 CSCG生成
4.3.6 SCG生成
4.3.7 SCG启发式搜索
4.3.8汇编码生成
4.4阶段耦合框架PCGF的形式化验证
4.4.1中间代码和DFG图的形式化验证
4.4.2模板的描述和匹配的形式化证明
4.4.3 CSCG图的形式化证明
4.4.4 SCT树的形式化证明
4.4.5 SCG图的形式化证明
4.5 阶段耦合代码生成框架的性能分析
4.6小结
第5章 基于阶段耦合的能耗优化编译器后端设计与实现
5.1DLX体系结构
5.1.1 DLX基本结构
5.1.2 DLX流水线结构
5.2 VCore体系结构
5.2.1操作编码格式
5.2.2操作定义
5.2.3流水线
5.3体系结构建模
5.3.1指令集
5.3.2流水线结构
5.3.3内存结构
5.3.4资源描述
5.4模块划分
5.4.1 DFG生成模块
5.4.2 XP-ADL处理模块
5.4.3代码选择完全图CSCG生成模块
5.4.4调度完全图SCG生成模块
5.4.5汇编代码生成模块
5.5调度完全图启发式搜索
5.5.1多发射体系结构的调度完全图搜索
5.5.2单发射体系结构的调度完全图搜索
5.6针对功耗优化的代码生成
5.6.1指令级功耗模型
5.6.2 XP_ ADL中功耗模型描述
5.6.3针对功耗优化的调度完全图启发式搜索算法
5.7小结
第6章XP_compiler实验测试环境及结果
6.1 定向到DLX体系结构的测试
6.1.1实验测试方案
6.1.2 Simplepower简介
6.1.3 DLX指令集功耗数据
6.1.4 Simplepower测试数据
6.1.5测试结果分析
6.2定向到VCore体系结构的测试
6.2.1实验测试方案
6.2.2实例分析
6.2.3实验数据
6.3 DSP复杂指令测试
6.4小结
第7章总结
7.1论文所做的主要工作
7.2论文的新贡献
7.3未来工作展望
参考文献
攻读博士学位期间发表的有关论文
中国科学技术大学;