BESⅢ Muon电子学VME控制扇出插件升级优化

摘要

北京正负电子对撞机(BEPC，BeijingElectronPositronCollider)主要由直线加速器、束流运输线、储存环、北京谱仪(BES，BeijingSpectrometer)和北京同步辐射装置等组成，为我国粒子物理研究作出了重大贡献。 北京正负电子对撞机的升级改造工程(BEPCⅡ)采用双环结构，实施多束团、大交叉角的对撞方式，峰值亮度达到1033cm-2s-1，工作性能比BEPC提高100倍。为适应BEPCⅡ高计数率的要求，大幅度提高探测性能、减少系统误差，北京谱仪也相应进行全面改造，改造后北京谱仪(BESⅢ)的性能远远优于BESⅡ。因此，利用BEPCⅡ/BESⅢ可以在短时间获取高统计量、高质量的实验数据，使得在τ-粲能区对标准模型做更高精度的实验检验成为可能，这对于粒子物理的研究非常重要。 BESⅢMuon子鉴别器电子学系统由VME子系统和前端板FEC(Front-EndCircuit)子系统构成。VME子系统由1块VME控制扇出插件FANOUT和10块VME数据读出插件READOUT组成，放置在探测器外部，通过30米屏蔽电缆与前端FEC子系统通信。前端板FEC子系统由572块前端板FEC构成，放置在探测器内部，主要实现探测器信号的模数转换、并行数据的触发筛选、并串转换及菊花链式级联发送。 本论文是BESⅢMuonElectronics电子学读出系统研究工作的重要组成部分，主要对VME控制扇出插件FANOUT进行了设计与优化。 BESⅢMuon电子学VME控制扇出插件FANOUT实现了对光纤子板光纤快控制信号的接收，并且将该快控制信号下发给VME读出插件READOUT和前端板FEC；VME控制扇出插件FANOUT同时将来自前端板FEC和VME数据读出插件READOUT的FULL、ERROR等状态信号通过光纤子板上传到触发系统。在自检工作模式下，VME控制扇出插件FANOUT需要自己模拟产生触发信号与CHK等控制信号使整个VME小系统处于自检状态。 本论文首先简要阐述了BESⅢ的物理背景，BESⅢMuon电子学设计的目标。 由于Muon电子学系统是基于VME总线，因此论文接下来介绍了VME总线的架构以及本论文中会涉及到的几种总线周期。 本论文进行了BESⅢMuon电子学VME系统的支持性实验，研究了两时钟频率接近但又相互独立的时钟是否会对FPGA逻辑产生影响。 在此基础上，本论文给出了VME控制扇出插件FANOUT的硬件电路设计与优化。 本论文重点介绍了VME控制扇出插件FANOUT基于VME总线的FPGA逻辑设计，同时对VME小系统给出了测试方案并进行了长时间测试，获得测试结果。

目录

文摘

英文文摘

声明

第1章引言

1.1物理学的理论基础

1.2北京正负电子对撞机与北京谱仪

1.2.1北京正负电子对撞机(Beijing Electron Positron Collider，简称BEPC)

1.2.2北京谱仪

1.2.3 BESⅢ的升级改造

1.2.4μ子鉴别器

1.3 Muon电子学读出系统整体方案

1.4 Muon电子学系统VME子系统设计目标

1.4.1 Muon电子学系统VME子系统功能设计目标

1.4.2 VME子系统性能设计目标

1.5 VME总线简介

1.5.1 VME总线协议综述

1.5.2 VME总线功能结构

1.5.3 VME总线周期

1.6本论文的章节安排

第2章VME子系统与VME控制扇出插件方案设计

2.1 VME子系统整体方案设计

2.2 VME控制扇出插件硬件设计

2.2.1 VME控制扇出插件FANOUT功能简介与硬件设计方案

2.2.2硬件芯片选择

2.2.3 VME控制扇出插件FANOUT PCB设计

2.3本章小结

第3章时钟对FPGA逻辑影响的支持实验

3.1实验系统准备

3.1.1本实验系统采用的VME控制器

3.1.2 VME控制器程序设计

3.1.3上位机Upcontrol Computer程序设计

3.1.4 VME控制扇出插件FANOUT FPGA逻辑功能设计

3.2支持性实验一：两时钟共存于同一片FPGA内

3.3支持性实验二：同一片FPGA内两时钟切换

3.4本章小结

第4章VME控制扇出插件FANOUT FPGA逻辑设计

4.1 VME控制扇出插件FANOUT FPGA逻辑功能介绍

4.2 VME总线接口逻辑模块InterfaceLogic设计

4.2.1 VME普通方式读写周期

4.2.2 VME中断响应

4.2.3 VME总线DMA响应

4.2.4 VME总线命令译码

4.3 Trig-CHK管理模块SelfTest_TrigCHK设计

4.4光纤快控制信号传输模块FastSignalTransfer设计

4.5光纤快控制信号接受与状态信号传输模块FastSignal_StatusShift设计

4.6时钟切换模块ClkSwitch设计

4.7本章小结

第5章VME Muon电子学小系统测试

5.1 BESⅢ VME Muon电子学小系统

5.2 VME控制器PowerPC程序设计

5.2.1 VME数据读出插件READOUT初始化

5.2.2 VME控制器控制命令发送与接收

5.2.3 CBLT数据读取

5.2.4数据上传

5.3上位机Up Control Computer数据接收软件设计

5.4 VME小系统功能测试

5.4.1 VME读出插件READOUT配置测试

5.4.2 FULL/ERROR功能测试

5.4.3外触发功能测试

5.5稳定性测试

5.6本章小结

第6章结束语

参考文献

附录 VME控制扇出插件FANOUT电路图

致谢

在读期间发表的学术论文