基于自写回机制的SRAM灵敏放大器设计

摘要

随着微电子工艺的进步和集成电路设计能力的增强，芯片的特征尺寸不断缩小且发展为系统芯片SOC(System on Chip)，如今，SOC已经发展为集成电路设计的主流技术，而SRAM作为SOC中重要的存储模块也得到了较快的发展。以改善SRAM的读性能为目的，本文改进了原有自写回灵敏放大器(self-write-backsense amplifier)的电路结构。新设计的灵敏放大器具有更快的速度，更低的失配电压，并因为其独特的电路结构可以较好的解决SRAM的读破坏问题，为一些可能造成读破坏的SRAM技术的应用铺平了道路。论文的主要工作如下:　　一:首先介绍了存储器的分类，指出了SRAM灵敏放大器的重要性和研究意义。在此背景下，介绍了SRAM的基本结构及其模块（单元电路、存储阵列、译码电路、灵敏放大器）的工作原理。以六管单元为例介绍了SRAM的读、写、保持功能。文中突出灵敏放大器的重要性，分析了灵敏放大器的设计难点。　　二:对典型的灵敏放大器，如电流镜灵敏放大器、交叉耦合性灵敏放大器、锁存型灵敏放大器、电流型灵敏放大器(MCSA)分别进行了理论分析。介绍了它们的电路结构，指出了各自优缺点。在SMIC28nm环境下，探究了温度，电压对电流镜灵敏放大器、交叉耦合性灵敏放大器、锁存型灵敏放大器的影响。对于应用最为广泛的锁存型灵敏放大器，分别从理论分析，电路仿真和实测三个方面分析平衡管对于锁存型灵敏放大器的性能影响。　　三:分析了原有自写回灵敏放大器的结构特点、工作原理和应用意义。本文提出一款新型自写回灵敏放大器的电路结构，在分析其电路结构和工作原理后，在SMIC28nm环境下，设置了tt、ss、ff三个工艺角，分别探究了不同电压、不同负载对两种自写回灵敏放大器的速度性能影响;测试了提出的灵敏放大器在三个工艺角下的功耗分布;并对比了在三个工艺角下，两款放大器的失调电压。新设计的自写回灵敏放大器的具体表现:在tt、ss、ff工艺角下，放电至200mv，提出的自写回灵敏放大器比原有放大器速度最大提高40.00％，最小提高21.70％;放电至100mv，速度最大提高44.30％，最小提高27.40％。从以上的数据可以看出，新提出的灵敏放大器有很大的速度优势，而且其在失配上也具有较好的优势。其仅在ff工艺角下，失配电压略大于原有灵敏放大器，在tt工艺角下，新提出的自写回灵敏放大器比原有放大器失调电压减小了23.23mv，失调降低了69.06％;在ss工艺角下，新提出的自写回灵敏放大器比原有放大器提高了失调电压减小了21.405mv，失调降低了77.81％。

目录

声明

摘要

第1章 绪论

1．1 论文的研究背景

1．2 存储器的分类

1．2．1 非挥发性存储器

1．2．2 挥发性存储器

1．3 SRAM及其灵敏放大器的研究意义

1．4 论文的整体结构

第2章 SRAM结构简介

2．1 SRAM的基本结构

2．1．1 SRAM(512x16 bit)版图

2．2 SRAM存储单元电路

2．2．1 6T单元

2．2．2 7T和8T单元

2．3 存储阵列

2．4 地址译码器电路

2．5 灵敏放大器

2．5．1 灵敏放大器的设计难点

2．6 SRAM发展趋势

第3章 灵敏放大器的理论分析与比较

3．1 电压型灵敏放大器

3．1．1 电流镜型灵敏放大器

3．1．2 交叉耦合型灵敏放大器

3．1．3 锁存型灵敏放大器

3．1．4 增加平衡管的锁存型灵敏放大器

3．2 电流型灵敏放大器

3．2．1 MCSA电流型灵敏放大器

第4章 新型自写回灵敏放大器的设计

4．1 新型自写回灵敏放大器的设计思想背景

4．1．1 原有自写回灵敏放大器的介绍与分析

4．1．2 读破坏

4．2 新型自写回灵敏放大器

4．2．1 新提出的自写回灵敏放大器的原理分析

4．3 新型自写回灵敏放大器的性能仿真

4．3．1 不同电源电压下，新型自写回灵敏放大器速度表现

4．3．2 不同负载下，新型自写回灵敏放大器的速度表现

4．3．3 新型自写回灵敏放大器的功耗分布

4．3．4 新型自写回灵敏放大器的失调电压

第5章 总结与展望

工作总结

工作展望

参考文献

附图表

致谢