应用于NAND闪存的QC-LDPC码译码研究

摘要

信息技术的迅速发展推动大数据、云计算和物联网等领域的进步，各行各业爆炸式增长的信息量提高了数据存储的需求量。数据存储器的发展不仅致力于扩大存储系统容量，还对系统的可靠性提出更高的要求。NAND闪存具有存储密度高、读写速度快、功耗低等诸多优势，内部单元结构适用于固态大容量存储。但随着闪存工艺持续缩小存储单元的尺寸，多比特存储技术在每个单元上存储的数据位不断增加，NAND闪存的存储密度越来越高，导致了误码率高，极大影响闪存存储系统的可靠性。目前，性能逼近香农极限的LDPC码正被研究替代BCH码作为NAND闪存的纠错码方案，用于提高闪存系统的可靠性，延长闪存芯片的耐久性。本文聚焦于LDPC码的译码算法，研究应用于NAND闪存的LDPC码纠错方案。　　本文介绍了闪存的工作方式及原理，总结其工作过程中可能出现的错误类型。通过仿真分析编程/擦除(Program/Erase, P/E)循环操作过程的错误干扰对单元阈值电压分布的影响，建立闪存信道模型。以LDPC码的译码算法为研究重点，分析以后验概率为软信息度量的Log-BP算法和以欧式距离为软信息度量的SD算法，并以这两种算法为译码实现方案建立NAND闪存LDPC码纠错系统。本文针对SD算法中反对数-对数函数的底数影响译码性能的问题，基于信息熵的理论研究了底数优化的蒙特卡洛方法，确定了不同闪存信道特性下SD算法的适用底数。针对闪存软感知后软信息生成的误差问题，对闪存读取后阈值电压近似的三种方案进行了仿真和性能对比。针对多级闪存中存储多比特数据的问题，设计了多级闪存中以最低有效位数据的译码信息辅助最高有效位数据译码的SD译码方案。　　本文对NAND闪存LDPC码纠错系统进行仿真实验，给出了不同P/E循环次数和数据保持时间的闪存信道中Log-BP算法和SD译码方案的纠错性能结果及分析。仿真结果表明，NAND闪存的LDPC码纠错方案能有效纠正闪存中的错误，提高闪存系统的可靠性。采用Log-BP算法在已知信道噪声信息(Channel NoiseInformation,CNI)时可执行的P/E循环次数比未知CNI的情况多5000次。通过指数近似闪存读取后的阈值电压，在蒙特卡洛优化确定底数后的SD算法译码性能优于Log-BP译码算法，同时验证了SD算法蒙特卡洛优化的正确性。本文研究的SD译码方案不依赖于信道状态信息，可以实现低复杂度的软判决译码。

目录

声明

第1 章绪论

1.1 研究背景与意义

1.2 国内外研究现状

1.2.1 NAND闪存的相关研究

1.2.2 LDPC码的发展和现状

1.3 论文主要工作及章节安排

第2 章 NAND 闪存概述

2.1 闪存的类型

2.1.1 NOR和 NAND闪存

2.2.1 单级和多级闪存

2.2 NAND闪存的工作原理

2.3 NAND闪存的错误干扰

2.3.1 编程/擦除循环中的错误

2.3.2 读错误

2.4 本章小结

第3 章 LDPC码基础理论及编译码原理

3.1信道编码概述

3.2 LDPC码的基础理论

3.2.1 LDPC码的定义

3.2.2 LDPC码的构造

3.3 LDPC码的编码原理

3.3.1 高斯消去直接编码

3.3.2 近似下三角矩阵编码

3.3.3 准循环码的快速编码

3.4 LDPC码的译码原理

3.4.1 硬判决译码算法

3.4.2 软判决译码算法

3.5 本章小结

第4 章 NAND 中的QC-LDPC 码编译码应用

4.1 LDPC码应用于闪存差错控制

4.2 NAND闪存的 LDPC码纠错系统

4.2.1 阈值电压分布

4.2.2 阈值电压感知

4.3 仿真设计及结果分析

4.4 本章小结

第5 章 NAND 中基于SD 的QC-LDPC 码编译码应用

5.1 LDPC码SD算法

5.2 蒙特卡洛优化

5.2.1 平均比特熵值

5.2.2 SD 底数确定方法

5.3 软值读取方案

5.4 多级闪存SD译码方案

5.5 仿真设计及结果分析

5.6 本章小结

总结与展望

致谢

参考文献

攻读硕士学位期间发表的论文