CFETR钨壁条件下芯部钨杂质浓度的初步研究

摘要

为了维持聚变堆的高功率稳态运行，需要限制芯部杂质浓度。对于高Z材料由于其容易辐射能量的特性，导致其芯部能够允许的浓度更低。然而由于低Z材料的高腐蚀性以及氚滞留问题，我们不得不考虑使用高Z材料作为面向等离子体材料。对于高Z面向等离子体材料，W是最好的选择，因为它有最高的结合能，因此更难被腐蚀。
　　另一方面，由于工程限制，需要限制到达偏滤器的能流，通过在外围充中等质量数杂质粒子(Ne，Ar)进入等离子体的方式可以有效的辐射能量，减少到达偏滤器靶板的能流。然而，这些充入的杂质气体会进一步通过撞击壁材料的方式溅射出W杂质，进而影响W离子的芯部浓度。对于CFETR装置，已经有针对充杂质气体条件下，仅考虑W靶板溅射的模拟研究，但全钨壁的模拟研究尚未开展。
　　本文通过SOLPS计算边界等离子体背景，再通过DIVIMP计算钨杂质浓度的方式，基于下单零偏滤器位形，在不同Ne注入率条件下对全钨壁CFETR杂质腐蚀和输运进行模拟研究。为了考察主等离子体室壁溅射的影响，将SOLPS计算网格最外侧磁面的等离子体以指数衰减的方式外推至壁上，以估算壁上的钨溅射通量。
　　模拟结果表明，提高Ne的充气率能有效减少芯部W杂质浓度，仅考虑靶板为钨的情况，当Ne注入率达到2.1×1021 s-1时，芯部W浓度降低至10-5以下。然而加入壁上的溅射后，芯部W浓度提高到10-4量级，且随着充气率的提高并没有明显下降。因此，未来对于主等离子体室壁上的溅射应给予更多的重视。

目录

声明

摘要

第1章 绪论

1．1 托卡马克和边界等离子体

1．1．1 托卡马克简介

1．1．2 刮削层和偏滤器

1．1．3 偏滤器运行模式

1．2 面向等离子体材料

1．2．1 材料的腐蚀

1．2．2 杂质对主等离子体性能的影响

1．2．3 实验装置的壁材料

1．3 中国聚变工程实验堆

1．4 本文研究内容及意义

第2章 SOLPS及DIVIMP软件

2．1 边界等离子体模拟程序SOLPS

2．1．1 边界等离子体流体程序B2．5

2．1．2 蒙特卡洛中性粒子输运程序EIRENE

2．1．3 计算区域划分

2．2 边界杂质输运程序DIVIMP

2．2．1 杂质离子输运

2．2．2 快速再沉积过程

2．2．3 DIVIMP程序的原理和运行

第3章 钨壁条件下CFETR芯部钨杂质浓度模拟

3．1 Ne辐射杂质注入时背景等离子体模拟

3．1．1 SOLPS模拟网格及输入参数

3．1．2 偏滤器等离子体状态

3．2 芯部钨杂质浓度的DIVIMP模拟

3．2．1 模拟设置

3．2．2 溅射通量分布

3．2．3 钨杂质的二维分布

3．2．4 芯部钨杂质浓度的影响因素分析

第4章 总结和展望

4．1 研究工作总结

4．2 未来工作展望

参考文献

致谢

在读期间发表的学术论文与取得的其他研究成果