基于总线架构的多核系统编程模型及数据安全性研究

摘要

作为多核技术的一个重要组成部分，多核编程问题已成为制约当代计算机性能的重要因素。发挥多核系统性能的关键在于充分挖掘其并行计算优势，而提高多核系统并行度又受到计算机硬件架构、任务本身并行度、软件算法等诸多因素的影响。本文使用MPSOC软件模拟环境对多核系统编程模型、多核系统并行性挖掘及寻找特定条件下如何优化多核系统性能等问题进行了一些有益性探索。论文的主要工作如下： 首先，介绍了多核编程技术，以及论文的工作基础MPSOC平台的软硬件架构，基于该平台的具体软件编写和运行方法，以及对该平台开发环境的相关改进。 其次，介绍了常见的栅栏同步实现方案并分析了它们在多核系统上的局限性，同时提出了一种在非原子操作支持下的底层栅栏同步实现方案，这一方案具有良好的可移植性。 再次，用实验验证了本文所提同步方案的正确性和良好的可移植性。以不同的系统配置进行了多组矩阵乘和排序等典型运算的测试，并对测试结果数据进行分析，找出影响MPSOC系统性能的关键因素--总线繁忙率。 最后，分别以对称无锁型和非对称加锁型的方案设计实现了基于MPSOC系统的多核JPEG解码程序。通过对两种不同方案的实验结果数据进行对比，进一步得出锁读写是造成MPSOC系统总线繁忙率增加的主要原因的结论。在此基础上试着提出了一种针对MPSOC系统硬件架构的改进方案。

目录

文摘

英文文摘

论文说明：图表目录

声明

致谢

第一章 绪论

1.1多核编程技术简介

1.2研究背景及研究意义

1.3论文主要研究内容和结构

第二章 多核编程的相关理论基础

2.1多核系统编程当前面临的几个理论上的难题

2.1.1 加速比的限制

2.1.2 临界区数据的保护

2.1.3 多核并行的额外开销

2.1.4 负载平衡问题

2.1.5 硬件条件的限制

2.2常见多核系统架构及核间通讯方式

2.2.1 SMP系统架构

2.2.2 MPP系统架构

2.2.3 NUMA系统架构

2.3常见的多核同步解决方案

2.3.1 软件算法层面的解决方案

2.3.2 硬件层面的解决方案

2.3.3 软件锁和原子操作的关系

第三章 基于MPSOC平台的软件编程实现方法

3.1 MPSOC软件模拟平台简介

3.2 SystemC封装方法

3.3系统的存储器地址映射方式

3.4基于该平台的程序设计方法

3.4.1 数据存取地址的指定

3.4.2 程序中获取系统的硬件配置信息

3.4.3 核间通讯的硬件基础

3.4.4 程序的编译运行方法

3.4.5 API接口函数的支持

第四章 多核系统的栅栏同步算法和实现

4.1什么是栅栏(Barrier)同步

4.2常见栅栏同步方案

4.3常见方案应用在多核系统中的普适性不足

4.4本文提出的解决方案

第五章 基于MPSOC系统的典型算法实验

5.1多核并行矩阵乘法运算

5.2多核希尔排序运算

5.2.1 希尔排序介绍

5.2.2算法的实现

5.2.3 实验结果及数据分析

5.3多核FFT运算

5.3.1 MPSOC系统实验

5.3.2 网络型多核Nios系统实验

5.4实验总结

第六章 基于多核JPEG解码运算的实验分析

6.1 JPEG压缩技术介绍

6.1.1 图像压缩技术简介

6.1.2 静态图像压缩标准

6.2 JPEG图像的解码过程

6.2.1 JPEG文件的二进制格式

6.2.2 JPEG解码流程各环节介绍

6.3 JPEG解码的多核系统实现

6.3.1 全对称工作方式的解决方案

6.3.2 不对称工作方式的解决方案

6.3.3 实验结果分析

6.3.4 一种减小总线繁忙率的硬件解决方法

6.3.5 其它解决方案

第七章 总结与展望

7.1总结

7.2展望

参考文献

攻读硕士学位期间发表的论文