超大规模集成电路容软错技术研究

摘要

随着超大规模集成电路广泛应用于各个领域，集成电路工艺的深入，系统功能更加复杂，系统在设计和运行阶段不可避免地会受到环境或人为因素的干扰，高可靠系统的开发和研究成为今后集成电路设计必须面临的挑战和主要趋势。软错误是集成电路特征尺寸进人纳米量级后，威胁可靠性的重要因素之一。
　　 本文以提高超大规模集成电路系统的可靠性为出发点，针对软错误，对容错技术进行了研究，主要工作如下：
　　 1、学习软错误的相关概念和近年来与本文有关的研究成果。详细介绍了软错误的产生原理和数学模型，分析并比较了现有组合逻辑容错技术和有限状态机拆分技术的动机、方法和优缺点。
　　 2、针对单事件瞬态，提出了一种对面积开销有效的组合逻辑选择性加固方案。利用BFIT 工具估算出组合逻辑每个节点对单事件瞬态的软错误率，选择软错误率较高的节点用CWSP 单元加固，最终实现了面积和可靠性之间的有效折中。实验结果表明，增加11.14％-44.74％的面积开销可以使软错误率降低50％-99％，该方案能应用于对硬件开销较严格的商业应用。
　　 3、针对单事件翻转，提出了一个支持内建自测试的串行自恢复控制器结构。
　　 将有限状态机通过串行拆分技术拆分成一个子状态机串行连接的结构，并将其与回卷恢复和内建逻辑块观察器相结合。回卷最后一级子状态机便能实现自恢复，减少了自恢复的时间，对每个子状态机单独进行测试，降低了测试复杂度。
　　 回卷恢复与内建自测试共享寄存器组，进一步降低了面积开销。

目录

文摘

英文文摘

论文说明：图表目录

声明

第一章绪论

第二章软错误及其容错技术

第三章对面积开销有效的组合逻辑选择性加固方案

第四章支持BIST 的串行自恢复控制器方案

第五章结束语

参考文献

攻读硕士学位期间发表的学士论文

致谢