可重构计算处理器片上互连网络架构设计

摘要

可重构处理器是一种新生的处理器架构，其较之以往的单核处理器、专用芯片、现场可编程逻辑阵列有着独特的技术优势，是未来电路结构发展的一个重要方向。可重构处理器计算资源丰富，芯片规模庞大，对系统的通信能力要求很高，传统的片上总线已经越来越难以满足可重构处理器的通信需求，因此，NoC不可避免的将要取代片上总线成为可重构处理器的主要通信结构。为了研究适合可重构处理器的NoC结构，研究者必须借助模拟器快速地搭建系统模型，测试其通信性能并加以比较，最终确定所需的网络结构。
　　本文以SoC Designer为实现平台，设计了一款周期精确的NoC模拟器。该模拟器支持2D-Mesh、Ring和Spidergon三种拓扑结构的无限制扩展，虚通道数目、缓存深度等多项参数可配置，网络资源接口匹配AMBA-AHB协议，能够方便地集成SoC Designer元件库内的各种器件。模拟器能够统计吞吐率、平均延时这两个重要的性能参数，设计者可以利用它快速地评估出在不同的NoC结构下系统的性能，以便有针对性地做出选择。本文分别在三种网络结构下搭建了8节点和16节点网络，比较了每种网络的吞吐率和平均延时，并讨论了数据包长度、缓存深度和虚通道个数对网络性能的影响，为NoC在可重构计算领域的应用做出了初步探索。

目录

文摘

英文文摘

致谢

插图清单

表格清单

第一章 绪论

1.1 研究背景

1.1.1 系统芯片的发展

1.1.2 片上网络的提出

1.1.3 片上网络的优势

1.2 片上网络研究现状

1.3 课题来源及研究意义

1.4 论文结构安排

第二章 片上网络的关键技术

2.1 片上网络的构成

2.2 拓扑结构

2.3 路由算法

2.3.1 路由算法的分类

2.3.2 路由算法的实现方式

2.4 通信交换机制

2.4.1 消息的组成

2.4.2 消息的传递机制

2.5 死锁与虚通道

2.6 本章小结

第三章 NoC模拟器的结构设计

3.1 模拟器的实现平台

3.2 拓扑结构

3.2.1 拓扑结构的评估与选择

3.2.22D-Mesh网络搭建

3.2.3 Ring网络搭建

3.2.4 Spidergon网络搭建

3.2.5 三种拓扑结构的比较

3.3 路由算法

3.3.12D-Mesh结构路由算法的实现

3.3.2 Ring结构路由算法的实现

3.3.3 Spidergon结构路由算法的实现

3.4.接口协议

3.5 数据传输

3.5.1 数据格式

3.5.2 数据包的传输

3.6 性能参数

3.6.1 延时

3.6.2 数据吞吐率

3.7 本章小结

第四章 Noc模拟器主要模块的设计与实现

4.1 路由节点

4.1.1 路由控制器

4.1.2 VC分配器

4.1.3 输入通道

4.1.4 输出通道

4.2 网络资源接口

4.2.1 AHB-NoC接口

4.2.2 NoC-AHB接口

4.3 网络的搭建

4.3.12D-Mesh结构网络的搭建

4.3.2 Ring结构网络的搭建

4.3.3 Spidergon结构网络的搭建

4.3.4 网络资源接口的连接

4.4 本章小结

第五章 性能评估及分析

5.1 均匀发包时三种网络结构的性能比较

5.1.18节点网络均匀发包

5.1.216节点网络均匀发包

5.2 向热点发包时三种网络结构的性能比较

5.2.18节点网络集中向两个热点发包

5.2.216节点网络集中向两个热点发包

5.3 影响网络性能的其他因素

5.3.1 数据包长度对网络性能的影响

5.3.2 缓存深度对网络性能的影响

5.3.3 虚通道个数对网络性能的影响

5.4 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

参考文献

攻读硕士学位期间发表的论文