异构多核SoC系统级模型研究

摘要

多核技术具有高并行计算处理能力,已成为指令级并行、线程级并行之外性能提升的新方式。片上网络(NoC)由于具有高并行通讯能力而成为多核乃至众核系统芯片设计中最受关注的互连通讯机制。异构多核系统芯片由于其核的构成类型较多,因而在体系结构设计和通讯机制优化过程中面临更高的复杂性等挑战。因此,在设计的前期搭建系统级模型,对体系结构和通讯方案进行性能分析和验证至关重要。本文围绕多核系统芯片中体系结构和片上通讯的系统级建模问题,搭建多种精度的系统模型,可进行体系结构通讯性能的量化分析,并为硬件设计提供参考模型。工作有以下几个方面:
　　1.片上网络的周期精确模型设计。采用C++语言,分别设计了周期精确的PCC路由器和虚通道的虫孔路由器,并完成相应的资源网络接口设计;进行片上互连设计,完成片上网络周期精确模型的搭建。
　　2.不同路由结构下片上网络的通讯性能评估与分析。分别搭建了8×8的PCC网络和虚通道的虫孔路由网络,并在通讯任务采用随机分布策略时,比较这两种网络的平均包延时和平均吞吐率;实验结果显示随着包长的不断增加,二者的平均包延时都在减小,其中PCC网络中包延时下降的幅度更大,表明PCC网络适合于在长包下传输。
　　3.稀疏PCC网络的通讯性能评估与分析。在PCC网络中稀疏分布资源节点,以提供更多的传输链路,缓解PCC网络拥塞;比较了16×16的稀疏PCC网络与8×8的PCC网络中平均包延时,结果表明稀疏的PCC网络能够有效的改善网络的通讯性能。
　　4.混合层次化结构的片上网络的通讯性能评估与分析。搭建了外层为2D-Mesh结构,内层为共享总线结构的混合层次化的片上网络;以正态分布中的3α作为通讯的特征参数,并按距离源端的跳步数进行通讯任务量的物理映射,实验结果表明混合层次化结构的片上网络更适合于通讯具有局域性的应用,即局部通讯量大,全局通讯量小。
　　5.片上网络与JPEG解码的系统集成。分别完成了管脚精确、访存精确的JPEG解码系统级模型搭建,并对JPEG解码程序并行分解,映射到PCC网络中,进行系统集成,实现了JPEG图像在片上网络中的并行解码。

目录

封面

声明

中文摘要

英文摘要

致谢

目录

第一章 绪 论

1.1 研究背景

1.2 研究现状

1.3 课题来源及研究意义

1.4 论文结构

第二章 异构多核SoC系统体系架构

2.1 总体架构

2.2 仲裁及路由算法

2.3 片上通信交换机制

2.4 本章小结

第三章 周期精确的片上网络模型设计

3.1 系统级建模的层次划分

3.2 周期精确模型设计思想

3.3 PCC路由器设计

3.4 虚通道的虫孔路由器设计

3.5 片上互连设计

3.6 资源网络接口设计

3.7 周期精确的片上网络模型

3.8 本章小结

第四章 片上网络性能评估与分析

4.1 性能指标

4.2 两种不同路由机制的网络性能比较

4.3 稀疏网络下 PCC的通讯性能

4.4 混合层次化网络通讯性能

4.5 本章小结

第五章 异构多核SoC系统级模型在JPEG解码中的应用

5.1 JPEG解码流程

5.2 管脚精确的 JPEG解码模型

5.3 访存精确的 JPEG解码模型

5.4 片上网络中实现 JPEG解码模型

5.5 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

参考文献

攻读硕士学位期间发表的论文