基于逻辑映射的CMOS电路面积优化研究

目录

声明

引言

1 绪论

1.1 研究背景及意义

1.2 国内外研究现状

1.3 论文内容以及结构

2.1 逻辑电路的表示方式

2.1.1 PLA表示形式

2.1.2 二元决策图（Binary Decision Diagram，BDD）

2.1.3 与非图(And-Inverter Graph, AIG)

2.1.4“与或非”图（And-Or-Invert Graph, AOIG）

2.1.5 AIG向 AOIG的转换

2.2 切割（Cut）与覆盖（Cover）

2.2.1 基本概念

2.2.2 无输出锥集（Free Fanout Cone，FFC）

2.2.3 基于AIG的CMOS电路生成方法

2.3 动态单元电路的面积估算

2.3.1 基于逻辑努力的面积模型

2.3.2 基于AOIG的逻辑努力计算

2.4 近似计算的基本概念

2.5 本章小结

3 Library-free映射面积最小化的覆盖算法

3.1 动态规划覆盖算法

3.2 动态规划与遗传算法混合的覆盖算法

3.2.1 问题描述

3.2.2 混合算法的适应值函数

3.2.3 遗传算法的编码方式

3.2.4 混合算法的算法步骤

3.3 实验结果与分析

3.4 本章小结

4 四位近似加法器的设计

4.1 问题描述

4.2 成本函数

4.3 错误率估算

4.4 搜索算法

4.5 实验结果与分析

4.6 本章小结

5.1 总结

5.2 展望

参考文献

在学研究成果

致谢