文摘
英文文摘
研究成果声明及关于学位论文使用权的说明
第一章 序言
1.1合成孔径雷达发展的历史和现状
1.2实时数字信号处理技术
1.3预处理器的研究现状
1.4课题来源和论文的主要贡献
1.5论文结构
第二章星载SAR实时成像处理系统简介
2.1引言
2.2概述
2.3星上实时处理的优势
2.4星上实时成像处理的实现方案
2.4.1基本框图
2.5.2实时成像处理的参数计算
2.6实时成像处理中主要处理模块的实现
2.6.1预滤波处理
2.6.2距离向压缩处理
2.6.3方位压缩处理
2.7小结
第三章预处理器设计中FI R滤波器的实现和优化
3.1前言
3.2 SAR预处理器中FIR降采样滤波器的应用背景
3.3 FIR滤波器的基本结构
3.4 FIR滤波器的窗函数设计方法
3.4.1设计的基本思想
3.4.2窗函数的功能与选择
3.5线性相位FIR滤波器的优化
3.5.1表达式的直接优化
3.5.2利用查找表进行设计优化
3.5.3采用串行乘法器优化[37]
3.5.4采用流水线技术[1]
3.5.5系数CSD码的优化[38]
3.5.6高阶FIR滤波器的设计
3.5.7模拟仿真结果
3.6小结
第四章基于Xilinx ISE5.2 i的预处理器FPGA设计
4.1前言
4.2现场可编程门阵列FPGA
4.2.1 FPGA的结构特点
4.2.2 FPGA的设计原理
4.2.3基于多种EDA工具的FPGA的设计
4.2.4 FPGA技术发展新趋势
4.3用VHDL语言设计FPGA
4.3.1 VHDL概述
4.3.2 VHDL语言的特点
4.3.3用VHDL语言进行设计的步骤
4.3.4流水线的VHDL语言描述
4.4 Xilinx ISE5.2i开发平台
4.4.1 ISE 5.2i的主要特点[30]
4.4.2组成和功能
4.4.3设计流程
4.4.4设计入口工具的使用
4.4.5设计实现工具的使用
4.5小结
第五章Virtex-E FPGA分布式算法的预处理器中FIR的设计
5.1前言
5.2 Vi rtex-E FPGA介绍
5.2.1性能特性
5.2.2 Virtex-E FPGA的编程方式
5.2.3 Virtex-E内部查找表(LUT)的介绍
5.2.4 Virtex-E内部DLL的使用介绍
5.3分布式算法及其在预处理器FIR滤波器中的具体实现
5.3.1分布式算法[1]
5.3.2计算的串行性与并行性
5.3.3数据溢出的处理方法
5.3.4二种典型结构的分布式算法实现FIR滤波器的性能模拟
5.3.5 16阶FIR滤波器的串行分布式算法实现
5.4小结
第六章预处理器的FPGA硬件实现
6.1前言
6.2距离预处理的FPGA硬件实现
6.2.1距离向预处理的基本原理
6.2.2距离向预处理的FPGA硬件结构
6.3方位向预处理的FPGA硬件实现
6.3.1方位向预处理的原理
6.3.2预滤波比的讨论[12]
6.3.3一种实时SAR的方位向预处理器的体系结构
6.4 预处理的其他实现方式
6.4.1预处理的TI DSP实现
6.4.2预处理的ADSP实现
6.5 小结
第七章SOPC简介及预处理器SOPC设计的构想
7.1引言
7.2 SOC和SOPC的概念
7.3几种主流的SOPC芯片介绍
7.3.1 Excalibur SOPC简介
7.3.2 Vi rtex-ll PRO SOPC简介
7.4基于SOPC的SAR信号预处理器的设计方案
7.5小结
第八章 总结
参考文献
作者在攻读硕士学位期间发表的论文
致 谢
附录
