一种通信设备机内测试系统的硬件电路设计

目录

声明

第一章 绪论

1.1 研究工作的背景与意义

1.2.1 机内测试技术的发展现状

1.2.2 边界扫描测试技术的发展现状

1.3 主要研究内容与章节安排

第二章 机内测试系统硬件总体方案设计

2.1 机内测试系统的设计流程

2.2.1 通信设备的电路结构

2.2.2 通信设备的机内测试需求分析

2.3.1 机内测试系统参数和工作模式

2.3.2 机内测试系统的结构设计

2.3.3 机内测试系统硬件平台设计方案

2.4 BIT主系统的设计方案

2.4.1 BIT主系统的功能模块结构

2.4.2 主控制器方案与器件选型

2.4.3 BIT主系统的数据传输方案

2.4.4 BIT主系统的逻辑电路设计

2.5 本章小结

第三章 模拟信号的机内测试设计与实现

3.1 模拟BITE测试模块设计

3.1.1 模拟BITE硬件电路设计

3.1.2 FPGA的逻辑电路设计

3.2 中频BITE测试模块设计

3.2.1 正交调制解调理论研究

3.2.2 中频BITE电路设计方案

3.2.3 数字下变频和抽取滤波

3.3 射频BITE测试模块设计

3.3.1 功率和频率测量方法研究

3.3.2 射频BITE硬件电路设计

3.3.3 FPGA的逻辑电路设计

3.4 本章小结

第四章 数字电路的边界扫描测试设计与实现

4.1 边界扫描测试技术的基本原理

4.2 JTAG端口的电路结构

4.2.1 TAP和TAP控制器

4.2.2 指令寄存器与测试指令集

4.2.3 数据寄存器和边界扫描单元

4.2.4 JTAG端口的BSDL描述

4.3 数字电路测试整体设计方案

4.3.1 数字BITE测试模块电路

4.3.2 测试链路及网表输出

4.4 数字BITE模块逻辑设计

4.4.1 数字测试命令结构设计

4.4.2 BST控制器的TMS信号生成

4.4.3 TDI信号生成和TDO信号存储

4.5 本章小结

第五章 测试与验证

5.1 测试与验证实验环境介绍

5.2 BIT系统串行总线逻辑验证

5.2.1 BIT主系统逻辑验证

5.2.2 BIT分系统数据收发逻辑验证

5.3 BITE模块逻辑验证与指标测试

5.3.1 模拟BITE测试与验证

5.3.2 数字BITE测试与验证

5.3.3 中频BITE测试与验证

5.3.4 射频BITE测试与验证

5.4 本章小结

第六章 总结与展望

致谢

参考文献

附 录