一种双通道10GSPS采样率高速数据采集系统设计

目录

声明

第一章 绪论

1.1 论文研究背景与意义

1.2 国内外研究现状与发展趋势

1.3 论文主要内容与结构安排

第二章 高速高分辨率数据采集系统总体方案设计

2.1 高速高分辨数据采集系统模块设计

2.1.1 高速高分辨率采集方案分析

2.1.2 高速高分辨率采集方案设计

2.2 时钟模块分析与设计

2.2.1 时钟需求分析

2.2.2 时钟系统设计

2.3 总体方案设计

2.4 本章小结

第三章 基于JESD204B协议的数据采集与接收模块设计

3.1 JESD204协议与接口原理

1）JESD204协议概述

2） JESD204B接口原理

3.2 数据链路的建立与同步

3.3 FPGA中数据接收模块设计

3.4.1 确定性延迟概述

3.4.2 数据采集系统中确定性延迟的实现

3.5 实现JESD204B协议的TIADC系统

3.5.1 时钟芯片的配置

3.5.2 ADC的配置

3.5.3 多片ADC采样数据解映射后的拼合原理

3.6 本章小结

第四章 TIADC采样系统误差估计与校准

4.1 TIADC采样系统误差模型及误差来源

4.1.1 TIADC采样系统误差模型

4.1.2 TIADC采样系统误差来源

4.2 TIADC采样系统的误差估计方法

4.2.1 基于数理统计的偏置误差估计

4.2.2 基于频谱分析的增益和时间误差估计

4.3 模拟前端误差校准方法

4.3.1 偏置误差的校准

4.3.2 增益误差的校准

4.3.3 时间误差的校准

4.4 本章小结

第五章 系统调试与验证

5.1采集系统各个时钟的验证

5.2数据链路建立验证

5.3 接收数据解映射验证

5.4 系统关键指标验证

5.4.1 ADC采样时钟抖动测试

5.4.2 10GSPS采样率的验证

5.4.3 ADC量化位数的验证

5.4.4 ADC有效位数的验证

5.4.5 模拟带宽测试

第六章 总结与展望

致谢

参考文献