声明
第一章 绪论
1.1 论文研究背景与意义
1.2 国内外研究现状及发展趋势
1.3 论文主要研究内容及结构安排
第二章 宽带采集系统整体设计方案分析
2.1.1 宽带高速数据采集方案设计
2.1.2 采样数据传输方式比较选择
2.1.3 ADC前端电路设计
2.2采样时钟方案设计
2.3 触发存储模块方案设计
2.4 关键器件的选型
2.4.1 模数转换器芯片的选型
2.4.2 采样时钟芯片的选型
2.4.3 FPGA芯片的选型
2.4.4 SDRAM存储芯片的选型
2.5宽带采集系统总体设计
2.6 本章小结
第三章 基于JESD204B协议接口模块的设计与实现
3.1 JESD204B协议简介
3.2 JESD204B接口原理
3.3 数据链路的建立与同步
3.3.1 代码组同步
3.3.2 初始化通道同步
3.3.3 初始化帧同步
3.4 采样数据接收模块设计
3.4.1 外部芯片配置模块设计
3.4.2 AXI4-Lite配置接口模块设计
3.4.3 解映射模块设计
3.5.1 JESD204B子类
3.5.2 确定性延时的基础理论
3.5.3 确定性延时的设计与实现
3.6 本章小结
第四章 触发存储模块研究与设计
4.1 触发存储模块整体细化设计方案
4.2 数据存储硬件总体方案设计
4.3.1 存储控制器时钟设计
4.3.2 结合触发存储的主控状态机设计
4.4 触发存储深度模块设计
4.4.1 触发信号判断模块设计
4.4.2 触发地址产生模块设计
4.5 本章小结
第五章 系统调试与验证
5.1 FPGA调试及基本功能验证
5.2 ADC时钟电路调试
5.3 ADC采样调试及验证
5.3.1 数据链路建立与同步验证
5.3.2 采样数据解映射验证
5.3.3 5GSPS采样率验证
5.3.4 10GSPS采样率验证
5.3.5 ADC有效位数
5.4 模拟带宽测试验证
5.5 DDR3触发存储测试验证
5.5.1 DDR3读写数据验证
5.5.2 DDR3触发存储深度模块验证
第六章 总结与展望
致谢
参考文献
附录
