3GSPS DAC并行伪插值波形合成模块设计

目录

声明

第一章绪论

1.1 课题研究背景及意义

1.2 国内外研究现状和发展

1.3 主要研究内容和论文结构安排

第二章主要理论分析及总体方案设计

2.1 伪插值波形合成技术分析

2.2 伪插值误差分析

2.2.1 相位误差分析

2.2.2 幅度误差分析

2.3 直接数字波形合成技术

2.3.1 直接数字频率合成技术

2.3.2 直接数字波形合成技术

2.4 总体结构方案

2.5 存储器方案分析

2.5.1 DRAM存储器分析

2.5.2 DDR3 SDRAM 可行性分析

2.5.3 波形合成方法选择

2.6 数模转换模块及幅度控制方案分析

2.6.1 JESD204B协议

2.6.2 DAC输出波形相位控制分析

2.6.2 幅度控制方案分析

2.7 时钟方案分析

2.8 波形叠加方案

2.9 总体实现方案

2.10 本章小结

第三章伪插值波形合成模块电路设计

3.1 数模转换模块设计

3.2.1 频率可变时钟模块设计

3.2.2 时钟相位控制模块设计

3.3 波形叠加电路设计

3.4 其他模块设计

3.4.1 总线接口模块设计

3.4.2 DDR3 SDRAM 模块设计

3.4.3 FPGA 模块设计

3.4.4 电源模块设计

3.5 本章小结

第四章逻辑模块设计

4.1 接口与总线分析

4.1.1 PCIe硬核分析及使用

4.1.2 AXI4 总线分析

4.2 数据读写控制模块设计

4.2.1 数据写入模块设计

4.2.2 数据读出模块设计

4.2.3 BD链模块设计

4.3 数据同步发送模块设计

4.3.1 JESD204B IP核应用

4.3.2 波形数据映射

4.3.3 链路同步控制

4.4 DAC输出波形相位控制测试

4.5 本章小结

第五章系统测试

5.1 测试平台搭建

5.2 输出信号测试和频谱分析

5.3 误差测试

5.3.1 相位失配误差测试

5.3.2 幅度失配误差测试

5.3.3 零阶保持特性影响测试

5.4 本章小结

第六章总结与工作展望

6.1 全文总结

6.2 工作展望

致谢

参考文献

附录

攻读硕士学位期间取得的成果