基于verilog的一种编解码芯片设计

摘要

近年来，随着数字通信技术和超大规模集成电路的高速发展，半导体芯片的性能和集成度也越来越高。把数字通信技术和高性能、高集成度的集成电路应用到无线遥控技术中，使得无线遥控编解码集成电路获得了迅速的发展。各种各样的遥控编解码芯片大量投入生产，并广泛的运用于民间和军事领域里多种设备的遥控操作和远程数据传输，产品具有很好的的市场前景。　　本论文介绍了一种低功耗，抗干扰能力强，用于无线遥控的编解码芯片设计。该芯片主要应用于遥控钥匙、家庭自动化、家庭安全系统和其它需要近距离通信的设备。该编解码芯片具有20个引脚，E/D控制脚通过焊接高低电平来控制芯片的编码、解码功能，采用NEC编码方式，发射码帧结构比较简单，包括8位地址码、4位数据码和同步码。设计的编解码芯片以数字电路为主，本文主要按照该芯片的功能和电气参数的要求完成了前端设计。前端设计采用了“自顶向下”的设计方法。首先在QuartusII环境下分别对该对芯片进行功能模块划分、行为级描述、功能仿真、电路综合，再用Modelsim进行时序仿真验证，最后通过FPGA硬件验证，证明了前端电路设计的实际可行性。

目录

声明

第1章 绪论

1.1 课题研究背景

1.2课题研究目的

1.3遥控编解码芯片发展概况

1.3.1无线病房传呼系统

1.3.2车辆安保系统

1.4课题研究方法

1.5论文研究内容及安排

1.6本章小结

第2章编解码芯片设计流程和工具

2.1编解码芯片设计流程

2.2 选择合适的EDA设计工具

2.3本章小结

第3章 编解码芯片参数和功能分析

3.1 芯片功能及相关电气参数

3.1.1 功能介绍

3.1.2 管脚的定义

3.1.3 电气参数的确定

3.1.4其他参数

3.2编码方式分析

3.2.1 基带码型的选择

3.2.2帧结构的选择

3.3芯片功能和原理分析

3.3.1芯片编码模块功能及原理

3.3.2芯片解码模块功能及原理

3.4本章小结

第4章 Verilog设计及仿真

4.1 时钟分频模块设计及仿真

4.1.1设计思路

4.1.2 仿真测试

4.2 芯片编码模块设计及仿真

4.2.1地址数据模块

4.2.2二选一选择器

4.2.3 码发生器模块

4.2.4 顶层模块

4.3芯片解码模块设计及仿真

4.3.1设计思路

4.3.2仿真测试

4.4 芯片编解码系统整体设计与仿真

4.5 本章小结

第5章编码芯片硬件验证

第6章总结与展望

参考文献

致谢