用于MAPS 中的精度可配置低功耗Cyclic ADC的设计

目录

第1章 绪 论

1.1 课题背景及研究的目的和意义

1.2 Cyclic ADC的发展概况

1.2.1 国外研究现状

1.2.2 国内研究现状

1.2.3 国内外文献综述的简析

1.3 本文的主要研究内容

第2章 Cyclic ADC结构的设计

2.1 引言

2.2 ADC的选型

2.3 Cyclic ADC工作原理与系统级设计

2.4 Cyclic ADC整体结构的设计

2.5 Cyclic ADC的设计要求与模块划分

2.6 工作时序分析

2.7 本章小结

第3章 Cyclic ADC中电路模块的设计

3.1 引言

3.2 子ADC的设计

3.2.1 子ADC整体结构的设计

3.2.2 比较器的设计

3.3 MDAC的实现

3.3.1 MDAC的工作原理

3.3.2 MDAC整体结构的设计

3.3.3 采样保持电路与子DAC的设计

3.3.4 MDAC中放大器的设计

3.5与电源电压无关的基准源的设计

3.6 Level shifter的设计

3.7本章小结

第4章 数字校正及时钟控制模块的设计

4.1 引言

4.2 Cyclic ADC中数字校正的思想

4.3 Cyclic ADC中数字校正模块的verilog实现

4.4可配置时钟产生模块的设计

4.4.1 可配置时钟产生模块的设计原理

4.4.2 可配置时钟产生模块的仿真

4.5 Cyclic ADC整体电路的仿真

4.6 本章小结

第5章 Cyclic ADC版图的设计及后仿真

5.1 引言

5.2 Cyclic ADC整体版图的规划

5.3 版图绘制的注意事项

5.3 子ADC版图的设计及其后仿真

5.4 MDAC版图的设计及其后仿真

5.5 可配置时钟产生模块版图的设计

5.6 数字校正模块版图的设计

5.7 整体版图的拼接

5.8 Cyclic ADC测试芯片的设计与IO布置

5.9 对于误差产生的分析

5.10 本章小结

结论

参考文献

攻读硕士学位期间发表的论文及其它成果

声明

致谢