基于DDWS的宽带频率合成器的研究

摘要

本论文为贵州航天计量测试技术研究所“光电融合频率合成关键技术攻关研究”项目中数字频率合成部分。按照项目任务要求，设计实现可以产生波形带宽高达1GHz的可自定义波形的任意波形发生器。　　设计的任意波形发生器是通过直接数字波形合成（Direct Digital Waveform Synthesis，DDWS）的方式来实现任意波形的输出。采用Xilinx公司Kintex-7系列XC7K325T FPGA作为核心控制器，DDR3SDRAM作为高速存储器，AD9739A作为高速数模转换器，PCI9054用来实现FPGA与上位机的通信。通过对比两种DDS（Direct Digital Synthesizing）频率合成的原理，选取能够逐点读出存储器中的波形数据，不会出现相位截断，不会造成数据丢失，能真实有效的还原波形的细节，不会造成波形失真，且能使波形信号稳定度叫高的DDWS方式来进行波形合成。Kintex-7系列XC7K325T FPGA拥有大量的I/O引脚和丰富的逻辑资源，数据速率快、处理数据能力强，满足设计性能指标需求。DDR3SDRAM能够支持作为波形存储容量与速率的需求，并且因其价格与功耗，故采取DDR3SDRAM作为波形存储器。DAC实现数字信号与模拟信号之间的转换，输出结果的质量与系统整体的性能都有直接的关系。AD9739A能实现2.5GSa/s的采样率，14bit的垂直分辨率满足设计需求。　　文章具体介绍了任意波形发生器的硬件电路和嵌入式系统控制程序的设计。通过对整个设计的任意波形发生器波形产生能力和输出带宽能力的测试，说明了设计符合要求，能够输出带宽为1GHz的任意波形。

目录

第一章 绪论

1.1 研究背景

1.2 频率合成器与任意波形发生器

1.3 任意波形发生器国内外研究现状

1.4 论文结构安排

第二章 理论研究与方案设计

2.1 设计技术指标要求

2.2 直接数字式频率合成技术方案选取

2.2.1 DDFS式频率合成

2.2.2 DDWS式频率合成

2.3 波形存储方案选取

2.4 核心控制器方案选取

2.5 总体设计方案

2.6 波形发生器主要功能单元方案设计

2.6.1波形发生模块组成方案

2.6.2处理器单元方案设计

2.6.3 FPGA配置单元方案设计

2.6.4高速DAC单元电路的方案设计

2.6.5电源单元方案设计

2.6.6通信单元方案设计

2.7 本章小结

第三章 任意波形发生器的硬件电路设计

3.1 控制器模块硬件电路设计

3.1.1控制器模块顶层设计及内、外部接口关系设计

3.1.2控制模块处理器单元设计

3.1.3 FPGA时钟与配置电路的设计

3.1.4 DDR3 SDRAM高速存储器单元电路的实现

3.2 高速DAC单元电路的设计

3.3 电源单元电路的设计

3.3.1电源需求与分配

3.3.2冗余设计

3.4 通信单元电路设计

3.5 PCB版图设计原则

3.5.1 PCB设计布局布线规则

3.5.2 PCB设计中注意事项

3.6 本章小结

第四章 嵌入式系统控制程序设计

4.1 SOPC开发的EDK平台介绍和工程设计流程

4.1.1开发平台介绍

4.1.2工程设计流程

4.2.1 Microblaze处理器结构

4.2.2 AXI4总线结构

4.3 搭建SOPC片上系统

4.4 DDR3 SDRAM 控制器设计

4.4.1 DDR3 SDRAM内存寻址原理

4.4.2 DDR3 SDRAM存储器操作流程

4.4.3 DDR3 SDRAM控制器的设计

4.5.1 AD9737A的配置

4.5.2 ADF4350的配置

4.5.3 AD9737A控制器IP核设计

4.6 SPI控制器

4.6.1 SPI协议介绍

4.6.2 SPI控制器设计

4.7 基于SDK的软件开发设计

4.8 本章小结

第五章 频率合成器的测试与调试

5.1 硬件电路测试与调试

5.1.1电源电路测试

5.1.2配置电路的验证

5.2 系统测试

5.2.1测试平台搭建

5.2.2波形产生能力

5.2.3输出波形带宽能力

5.2.4测试结果分析

5.3 本章小结

第六章 总结与展望

参考文献

致谢

声明