专用数据处理芯片的可调试性设计研究与实现

摘要

随着现代集成电路产业的高速发展，芯片的功能越来越强、架构越来越复杂，以及工作频率和集成度也越来越高，使得芯片内部出现设计错误的概率大大增加，而由于芯片特征尺寸的不断减小，使得其内部节点的机械可探测性大大降低，因此导致芯片调试变得异常困难。与此同时随着人工智能的发展浪潮，为了满足人们对于庞大数据处理的需求，面向人工智能的专用数据处理芯片受到了越来越多的关注;而目前一般通用处理器的调试结构不能很好满足具有不同特色的专用数据处理芯片的调试需求。 本文以某专用数据处理芯片（简称Z芯片）的可调试性设计与实现作为论文的主要研究内容。通过对Z芯片的处理算法、工作流程以及设计结构进行详细研究与分析，总结出在设计Z芯片整个可调试性结构中需要注意的特点，根据其特点进行调试需求分析，并针对其特殊的调试需求，设计了基于JTAG调试接口和自定义调试接口与片内调试单元进行交互的可调试性结构方案，并通过对芯片的各类存储器和内部寄存器进行地址编码以及设置硬件断点、实现单步调试和控制状态机等设计来增强整个可调试性结构的可观察性和可控制性。该可调试性结构支持包括硬件断点的设置和单步调试以及片外存储器读写、片上存储器读写、内部寄存器读写等多种调试功能。 最后对Z芯片可调试性结构中的各调试组件进行RTL代码设计和模拟验证，通过对各调试组件仿真波形图的观察与分析，确定各调试组件的设计是否满足预期要求。通过对仿真结果的分析表明Z芯片可调试性结构中的各调试组件设计完全正确，调试需求中要求的调试功能也都能实现，为后续Z芯片的调试工作提供了有力支持。