三维嵌入式芯核测试外壳优化方法

摘要

随着集成电路工艺技术的发展，晶体管尺寸逐渐减小，互连线的延迟超过了逻辑门的延迟，成为提升系统性能的主要瓶颈，三维集成电路(Three-DimensionIntegrated Circuit,3D IC)能显著减低互连线延迟和系统功耗，成为一种有效解决互连线问题的方法。三维片上系统(Three-Dimension System-on-a-chip，3D SoC)结合了3D IC和片上系统(System-on-a-chip，SoC)的优点，逐渐成为集成电路领域的主流。3D SoC有粗粒度划分和细粒度划分两种划分方式。在粗粒度划分中，3DSoC上的嵌入式芯核是按照二维的方法设计;在细粒度划分中，每个嵌入式芯核包含多层电路。细粒度划分的3D SoC能有效的减少时间延迟并提升性能，但给三维测试外壳的设计带来了很大困难。对测试外壳的设计直接决定了SoC的测试时间。本论文主要目的就是设计测试外壳的优化方法来减少3D SoC的测试时间，主要创新点和贡献如下:　　1.提出在TSVs与测试衬垫数量限制下，总测试时间和硬件开销协同优化的算法　　本文提出了在硅通孔(Through-silicon-vias, TSVs)数量和测试衬垫(test pad)数量限制下，减少3D SoC绑定前后总测试时间的3DTWO(3D test wrapperoptimization)算法，该算法将每条绑定前的测试外壳扫描链作为一个整体，将其分配到各电路层和绑定后的测试外壳扫描链，以减少总的测试时间和硬件开销。同时平衡绑定前和绑定后测试外壳扫描链，而不是分开优化绑定前和绑定后的测试外壳，这是本方法的一个特色。在ITC'02基准电路上的实验结果表明，与文献[24]的经典算法相比，本方法极大的降低了SoC的总测试时间，并且所用的硬件开销也不多。　　2.提出了在TSVs数量限制下的三维测试外壳优化算法　　本文基于BFD(Best Fit Decreasing)和遗传算法(Genetic Algorithn，GA)，提出BGA(BFD and GA)方法在TSVs数量的约束下优化三维测试外壳，以减少三维嵌入式芯核总的测试时间。BGA方法首先利用BFD算法来平衡绑定前各条测试外壳扫描链，以减少绑定前测试时间，然后在绑定前测试外壳扫描链优化好的基础上，利用遗传算法在TSVs数量的约束下来平衡绑定后的各条测试外壳扫描链，以减少绑定后的测试时间。并且BGA方法对绑定后测试外壳的优化是在绑定前测试外壳优化的基础上，减少了扫描链重构所需的硬件开销。在ITC'02基准电路上的实验结果可知， BGA方法使SoC的测试总时间稍微有所增加，但大幅度减少了硬件开销。　　3.提出了减少3D SoC总测试时间的优化算法　　本文将减少3D SoC测试总时间为第一优化目的，利用BFD和AL(AllocateLayer)算法将扫描元素分配到测试外壳扫描链和层上。此方法首先将三维嵌入式芯核的所有扫描元素投影到一个平面上，用BFD算法将扫描元素分配到各条测试外壳扫描链，以减少绑定后的测试时间。再用提出的AL算法将扫描元素分配到各层电路中，使得绑定前各条测试外壳扫描链的长度也能够平衡，以减少绑定前的测试时间和所需TSVs的数量，并且AL算法能够使得各层电路所含的扫描元素总长度尽可能的相等。在ITC'02基准电路上的实验结果表明，本文提出的方法减少了测试总时间，并且使三维嵌入式芯核各层电路所含扫描元素的总长度更加均匀。

目录

声明

致谢

摘要

第一章 绪论

1．1 研究背景和意义

1．2 国内外研究现状

1．3 本课题研究内容来源和结构安排

第二章 三维SoC的测试

2．1 可测试性设计

2．1．1 通用扫描设计

2．1．2 内建自测试

2．1．3 边界扫描测试

2．1．4 SoC的测试

2．2 三维集成电路简介

2．2．1 三维集成电路制造过程

2．2．2 三维集成电路的挑战

2．2．3 三维集成电路的测试流程

2．2．4 三维与二维集成电路测试的区别

2．3 三维SoC的测试

2．3．1 三维TAM与二维TAM的不同

2．3．2 三维测试外壳和二维测试外壳的不同

2．3．3 三维SOC的测试时间

2．3．4 三维SoC的测试方法

2．4 本章小结

第三章 在TSVs和测试衬垫数量限制下的三维测试外壳的优化方法

3．1 问题描述

3．2 具体算法

3．3 总体流程

3．3．1 待分配的扫描链小于绑定后测试外壳扫描链数量

3．3．2 待分配的扫描链大于等于绑定后测试外壳扫描链数量

3．4 实验

3．5 结论

第四章 在TSVs数量限制下三维测试外壳优化方法

4．1 问题定义

4．2 BGA算法流程

4．2．1 BFD算法优化绑定前的测试外壳扫描链

4．2．2 遗传算法优化绑定后的测试外壳扫描链

4．3 实验及结果

4．4 结论

第五章 三维IP核绑定前后总测试时间的优化

5．1 问题描述

5．2 本文方法

5．2．1 优化绑定后的测试时间

5．2．2 优化绑定前的测试时间

5．3 实验与结果

5．4 结论

第六章 总结和展望

6．1 总结

6．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况